请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM5156工具/软件：
您好、
我们有一个使用 LM5156 的现有设计、遗憾的是、我们不得不尝试使用高速过流比较器来增强设计。 如果升压转换器配置的输出端发生短路、我们会发现初级功率开关 FET 通常会损坏、因为输出电流会使初级电感器饱和、从而允许 FET 切换非常高的电流。
从我对 LM5156 的理解来看、即使是电流检测也无法克服这一状态、因为时间越来越短、并且在 CS 周期终止可以关断 FET 之前仍必须满足最短导通时间。
为此、我们正在尝试使用 LM5156 的 UVLO/EN 引脚和锁存高速比较器来禁用。 希望通过电感器的电流超过我们可以足够快地检测到的峰值水平、并且可以检测到此事件并在几 100ns 内将 EN 拉至低电平。 也许 2-3 开关周期@ 500kHz。
电路的其余部分由高速保险丝保护、但目前我们会熔断保险丝和 FET。 我们的电源是一种电流非常高的锂离子电池组、短路下的电流 可能非常大。
悬而未决的问题是您能否为 LM5156 提供 EN 引脚低电平和栅极低电平之间的特定传播时间。 我认为数据表中的时序图不够明确、实际上我们看到的最接近的是、在将 EN 引脚接地时、在 SS 接地之前会有 2 个周期。 但并未明确指出、对 EN 低电平的响应是电流周期的终止、包括无论栅极导通多长时间（如果在 EN 下降时为高电平）、栅极被拉至低电平。
实质上、您不会说明从 EN 引脚到 IC 中其余子系统的传播延迟。
在这种情况下、这对我们非常有用。
祝你一切顺利
Aidan
