[参考译文] CSD19536KTT：部件放置间隔距离

朴成镇你好、

再次感谢您关注 TI FET。 FET 各排之间的间距取决于特定于 PCB 布局的设计规则。 TI 不会就此间距提出建议。 TI 参考设计中有许多示例显示了两排 D2PAK FET 之间的间距、包括 TIDA-010216 和 TIDA-010218。 在 CSD19536KTT 产品文件夹中、点击“设计和开发“选项卡、然后点击“参考设计“查看更多示例。 以下是指向使用 CSD19536KTT 的参考设计的链接。 如果您有任何问题、请告诉我。

https://www.ti.com/reference-designs/index.html#search?keyword=CSD19536KTT

此致、

约翰·华莱士

TI FET 应用

参考 TIDA-010216、充电/放电 FET 之间的距离似乎非常接近。
这种情况下是否没有问题？

Hi Sung Jin、

再次感谢您关注 TI FET。 FET 排之间的间距应较小、以更大限度地减少 PCB 中 FET 漏极凸舌之间的铜损耗。 所有电荷和放电都流经 FET 的漏极。 更大限度地减小了空间、电流主要流经封装的金属端子、而不是 PCB。 封装的金属凸舌的电阻比 PCB 低得多。 遗憾的是、参考设计的设计指南中没有热数据。 您可以从 TIDA 产品文件夹中下载 PCB 设计的 Gerber 文件。 您将在各层上看到铜形状、并在 FET 的漏极选项卡中看到散热过孔。 更大限度地增加 FET 周围的覆铜并使用散热过孔有助于改善热管理。 我在下面提供了一个链接、指向有关并联 MOSFET 的应用手册。 每个 FET 都应有自己的栅极电阻器、并且每个 FET 的布局应相同、以确保良好的电流共享。 如果您有任何其他问题、敬请告知。

谢谢、

John