[参考译文] TPS23750：浪涌限制

尊敬的 Ishiwata：

感谢您的联系。

(1) 首先、让我确认浪涌限制的条件。 我知道、当 VRTN 超过 12V 时、将激活 140mA 浪涌限制功能。 这是正确的吗？

答： 在两种情况下会激活浪涌限制：a) VDD 超过 UVLO_VDD。 b) VRTN-SS 电压超过 14.8V 的时间超过 1.8ms。

(2) VDD 重复开启→关闭→ON。 打开和关闭操作之间的时间间隔很短。 似乎在没有协商的情况下将其开启会阻止浪涌限制器激活、从而导致出现浪涌电流。

答： 根据您提供的波形、情况是 PSE 在重新插入之前没有关闭。 PSE 端口将保持打开几百毫秒 (802.3bt 为 320ms)。 将电缆插入 PD 端口且 PSE 端口打开时、 ~55V 会立即将输入电容器充电至 55V。 根据电流波形计算、结果处于输入电容水平。 这是标准 PSE 和 PD 预期的结果。 它与电流限制功能无关。

如前所述、根据标准、保持功率时间调节为 320ms。 拔出和重新插拔时间需要长于此持续时间（建议大于 500ms）、以防止出现该浪涌电流。  

此电流是否会导致电路板上出现任何主要问题？ 您是否观察到电路板有任何损坏？

此致、

Zhining

尊敬的 Zhining：

感谢您的答复。

我知道浪涌电流是由 PSE 和 PD 产生的操作。

电路板没有损坏、但浪涌电流大于预期值、超过了前一级中保护元件的额定值。

此致、
Ishiwata

尊敬的 Ishiwata：

我是否可以知道您电路板上 VDD VSS 的电容？

我是否知道此电流会导致哪种类型的保护元件受到威胁？

从波形中可以看出、此电流的持续时间只有 1 - 2µs。 对于 这种持续时间和振幅、我们在现有设计中没有看到重大问题、并且符合 802.3BT 标准。 我们想了解需要这种快速过流保护的应用和保护元件、看看我们是否可以从不同角度进行改进。

此致、

Zhining

尊敬的 Zhining：

感谢您的大力支持。

由于除已超过保险丝额定值外、没有其他可用信息、因此我们未收到任何关于电路板损坏的报告。
我会将您的建议传达给客户并检查申请。

我还有其他问题。
(3) 假设满足 TPS23750 的浪涌限制条件、是否可以抑制此浪涌电流？
(4) 您的回答是、在这种情况下、PSE 和 PD 的预期浪涌电流行为、但 TPS23750 在哪些情况下可以限制浪涌电流？
(5) 在对 (2) 的答案中、输入电容器是否指安装在 PoE 电源端的电容器？ 还是数据表中提到的 PoE 输入电容器？

此致、
Ishiwata

尊敬的  Ishiwata：

您提到了保险丝额定值、因此典型的传统保险丝是与热相关的机制。 通常需要几毫秒或更长的时间才能触发。 我们在这里提到的浪涌电流为 1 –2µs 电平、不应该担心。 您可以与客户确认放大器与时间曲线、以便获得更好的视图。  

(3) 假设满足 TPS23750 的浪涌限制条件、是否可以抑制此浪涌电流？

答： 这种浪涌可视为 PSE 输出电容器 在 极短的间隙后通过电缆为 PD 输入电容器充电。 由于维持功率功能调节了 PSE 关断端口之前的延迟时间、因此、为了符合 802.3BT 标准、此持续时间不应小于 320ns。 在中 不合规 系统中、此关断延迟时间可以调整。

一般来说、这是该浪涌电流的 RLC 充电曲线。  在 802.3BT 中、PD 侧输入电容器也经过调节、不小于 0.1 µF。 为了降低电流幅度、

1.我们还可以 延长电缆长度以增加线路阻抗/电阻。  

2.或者增加拔下再插之间的时间,使其超过 500 毫秒。 在这种情况下、PD 和 PSE 将重新进行握手、因此浪涌电流将限制为小于 140mA 。 （在原始波形中，拔出和重新插拔之间的时间为~320ms、将该时间增加到>500ms）。  

(4) 您的回答是、在这种情况下、PSE 和 PD 的预期浪涌电流行为、但 TPS23750 在哪些情况下可以限制浪涌电流？

答： 请参阅 (3) 的答案、当拔出时间超过维持电源延迟（通常大于 500ms）时、PD 和 PSE 需要重新进行握手。 浪涌电流限制功能将起作用。

(5) 在对 (2) 的答案中、输入电容器是否指安装在 PoE 电源端的电容器？ 还是数据表中提到的 PoE 输入电容器？

答： 该答案中的输入电容器是指 PD 侧输入电容器 CVDD、如下图所示。

此致、

Zhining