请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLVM14406工具/软件：
你（们）好
我们可以看到、即使在 EN2 为低电平之后、VOUT2 仍保持接近生成的值 (1.8V)。
附上了原理图片段和波形、以便更好地理解
EN1 和 EN2 短接并由 FPGA 驱动 — 在短接的网络上默认放置一个下拉电阻器。
VOUT1 快速衰减（接近 3 秒）、而 VOUT2 始终保持高电平。
有时 VOUT2 需要几分钟、并且非常缓慢地衰减。
所采取的调试步骤：
- 我们的输出电容器略高于 165uF ...最初我们怀疑是由于输出电容器保持电压、因为没有负载（插入器接口侧的开路端子）。
- 我们尝试了输出端的泄放电阻器（从 10K 开始降低到甚至只有 10 欧姆）、但没有帮助
- 我们从数字电位器驱动 FB 引脚。 数字电位器源电压通过基于来自转插器开端的 VOUT 和 VSS 输入的仪表放大器提供。 我们可以尝试放回 FB 网络电阻器并移除数字电位器路径（尚未移除）。 不过、这里可能不是问题的根源。
- 没有连接 VDDC 电压的其他位置。 因此、其他已启用的电源轨泄漏到该电源轨的可能性非常小。 可能我们可以删除 inst. 放大器并检查此场景（尚未执行）
转换器侧可能存在的任何可能、
- 即使 EN 为低电平、通道 2 开关仍处于激活状态
- 产生/状态 VOUT 电压保持高电平的任何内部漏电流
请告诉我们调试此问题的几个方向。
我们在设计中使用了另一个相同的转换器、其行为也是相同的。
