[参考译文] UCC29002：改善电流稳定时间和预期的电流波形行为

B C 您好：  

我现在不能深入讨论这个问题。  我将在下一个星期一中再次提问。

但是、UCC29002 控制器的固有行为不会出现 300ms 稳定时间内的大部分“分段“变化、而必须受到一些外部影响（可能是每个器件的 LS 输入端上有噪声？）。 影响。  

预计电流响应时间应比电压环路慢至少 10~20 μ s 倍。   
这涉及到准确确定电源模块的 V-loop 0dB 交叉频率 (FCO_mod)、并将 EAO 响应设置为该 FCO_mod 的至少 1/10。  
请确保已完成此操作。  

尽管有前面的评论、UCC29002 设计为通过积极驱动对模块输出电压的高调整来启动以尽快使电流升高、然后它们从那里稳定到平衡。  
IC UCC29002-1 的替代版本禁用了激进启动、而 EAO 从 0V 开始并逐渐增加、因此共享会逐渐增加至平衡。  它可能需要比侵略性的方式更长一点,但应该更平滑和冷静。  
然而,这种差异不考虑在屏幕截图中看到的行为,在我的估计。  我想还会有其他事情发生。  
但您也许可以尝试 UCC29002-1、看看避免它是否有所帮助。  

此致、
Ulrich

您好、Ulrich、
我犯了个错误、我们已经在使用 UCC29002-1。  我们之前尝试了 UCC29002、它完全无法与我们的电源模块配合使用、因为可调节引脚电流会永久灌入 6mA。 转换到 UCC29002-1 后、事情就能立即开始运行。

我们确实确定了电源模块的 db 交叉频率、并且即使考虑到电容器和电阻器容差、我们也将 EAO 响应设置为低于其 1/10。  我确认计算结果符合 TI 的电子表格。  我们确实发现了一个不符合 Vrshunt <ΔVadjMax μ V/10 的问题。  但纠正这一点并不会改变行为。

我还检查了每个器件的 LS 输入、它们是干净的。   LS 线路以类似的分段方式运行、并几乎跟踪 CSO 线路的行为。

经过更多实验后、我发现只有当系统低于最小负载电流时才会出现分段变化。 在本例中、我发现它大约为 1A。  如果 I 降到低于 1A、下一次电流变化会显示这些分段变化。  即使是从 0A 到 1A 的小跳变也会导致这些分段变化。  但是、如果我保持 在 1A 以上、即使跳至 18A、CSO 和 LS 线上基本上形成了一个方形阶跃。   是否有其他想法想解决此问题、或降低最小负载电流以避免此问题？  我已经尝试将电流放大器增益从 5 更改为 10（以及 EAO 补偿所需的任何其他元件）、并且最小负载电流没有变化。

谢谢、

Bernard

您好、Ulrich、

根据我们的 PCB 设计方式、使用阻断二极管进行测试要么需要非常困难地完成、要么需要新的电路板旋转、因此我们目前不想这样做。  我们还在调查我们是否能够满足 1a 最低负载要求。   不过、我想知道您是否认为使用 INA187A1（或类似器件）并将基准电压连接到 GND 是有效的？  INA187 数据表中未提及单向测量的过载恢复时间。

谢谢

您好、Ulrich、

好的、我将打开一个有关 INA187A1 的新主题。  我将确保在该配置中验证 CS+和 CS-输入不会强制低于–0.3V。

但是、为了彻底检查、我移除了外部分流放大器并接线了分流电阻器端子、以匹配数据表修订版 J 中的图 7-2、从而进行高压低侧电流检测。  我最初使用 INA293A2IDBVR、后跟一个分压器作为 CS+的输入。 这已更改为 CS+引脚上的等效电阻、以保持相同的增益并保持所有其他元件相同。  在这种配置下、当电流低于 2A 时、仍会生成分段波形。   此外、在低电流下、我认为反向驱动电源的可能性始终是因为电源输出容差、在我的例子中为+/–2.5%（Radj 已被选为覆盖此范围）。  作为一个实验、我可以将它们修整得更紧密、但不能用于生产。  还有其他建议可以尝试吗？

谢谢