请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：BQ769142工具/软件：
我正在考虑使用 BQ769142 设计 BMS、并采用多个 FET 设计。 我正在考虑一种标称值为 52V 并采用 NMOS 高侧 FET 进行充电和放电的应用。 在多个 FET 资源中、您指示 DSG 引脚具有一个在 CP1 和 VSS 之间运行的驱动器。 我想知道,
- 在放电 FET 导通期间、是否意味着 DSG 引脚将测量约 52V +（5.5V 或 11V，具体取决于配置）的电压。
- 如果将该电压施加到放电 FET 的栅极、在导通开始时不会超过 FET 的最大 Vgs、会损坏 FET。 我计划使用的 FET 的最大 Vgs 为 20V。