This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPSM82821:在极低输出电流下具有高 PP 噪声

Guru**** 2581345 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1574161/tpsm82821-high-pp-noise-at-very-low-output-current

器件型号:TPSM82821


工具/软件:

您好:

用于在 1.2V 电压下为 FPGA IO 组供电的 TPSM82821SILR 存在以下问题。
未对 FPGA 进行编程时、1.2V 上的电流非常低(可能在 10uA 至 100uA 范围内)。
在这种情况下、输出纹波非常高 (250mV)。 在给定此类纹波的情况下、由于电压超出 92%至 110%范围、PGOOD 输出会振荡。

原理图为:

P&R 看起来像这样:

我们尝试将一个 1k Ω 电阻器与输出电容器并联。 这可以显著改善纹波、并且 PGOOD 输出是稳定的。
从短期来看、这是一种可以接受的解决方法。

什么是这个问题的根本原因?  
我必须认识到、布局不遵循建议、特别是输出电容器的位置和连接。
这可以解释问题吗?  

非常感谢。

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Philippe、

    感谢您在 E2E 上联系我们。

    输入和输出电容的布局很重要、包括到 IC GND 引脚的 GND 返回路径。 理想情况下、GND 连接应在没有过孔的情况下进行、且与 IC(顶层)位于同一层。 GND 连接也应短而宽。 在所示的布局中、我认为输入电容的布线可以、但输出电容的 GND 路径可能是观察到的问题的原因。 噪声可通过 GND 电势偏移注入控制环路。 我还注意到、所选电容器的封装尺寸非常小、通常会产生更高的直流偏置降额效应。 我建议使用更高的电容值和/或更大的封装尺寸(有关更多详细信息,请参阅数据表中的第 9.2.1.2.3 节)。

    此致、

    Andreas。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Andreas、非常感谢您的意见。  
    我们将针对下一个电路板版本改进布局布线。

    我会将结果发布到论坛。

    谢谢。