[参考译文] LM51772：5V 直流稳压器设计不起作用

我可以向您发送布局以供您查看吗？ 如果是、采用何种格式？ 很明显、我无法将这些文件上传到这个公共表单。

标记

这里是 Q6-4 和 Q5-4 波形。

尊敬的 Stephan：

我还做了一些测试。 这次我尝试将输入电压从 3V 一直改变到 20V。 我发现了一些有趣的结果。
首先、我确定了导通/关断 迟滞。 此 5V 电源在 4.09V 时打开、在 3.92V 时关闭

其次、我注意到 5V out 峰值（顶部测量值）因 Vin 而异。 同时、随着输出斜升、“开关“部分也是如此。 请参阅以下内容。

VIN = 4V。 斜坡顶部=~2.7V。 开关周期~1.5ms。 开关峰值~1.5V

VIN = 5V。 顶部斜坡=~3.25V。 开关周期~2.0ms。 开关峰值~2V

VIN = 6V。 斜坡顶部=~4V。 开关周期~2.0ms。 开关峰值~2.5V

Vin = 7V。 顶部斜坡=~4.8V。 切换周期~2.4ms。 开关峰值~2.75V

跳过几个... :-)

Vin = 12V。 斜坡顶部=~4.9V。 开关周期~4ms。 开关峰值~4V

VIN = 20V。 斜坡顶部=~4.9V。 开关周期~7ms。 开关峰值~5.2V

我希望这可能是有用的信息。

您好：Mark、

死区时间似乎正常。

您可以通过私人邮件发送布局。

只需将鼠标悬停在我的姓名上、然后选择发送私人信息。

此致、

 Stefan

已完成。 您现在应该拥有它

提醒一下、虽然我们知道这是一款 I2C 可编程器件、但我们不对其进行编程。

您好 Stefan、

我是 Alex、我是该项目的系统工程师。 当您和 Mark 正在处理此 5V 电源问题（并希望能够解决问题）时、我们正在接近尾声、我们已决定降低向客户交付的关键风险并尝试并行执行计划 B、因为这个相对复杂的电路板上的其他所有内容都已按预期进行测试和工作。 我们最初需要 5V 降压/升压转换器来提供 12A 的输入电压范围为 4V 至 30V、这个 12A 的图是通过一些安全室定义的。 由于我们已经测试了设计的其余部分并进行了一些测量、因此我们相信 10A 电流将足够、并且可以被两个单独的 5A 电压轨分开。 我今天刚刚与 Mark 交谈、我们可以尝试（并联活动）使用 x2 TPS552892 降压/升压转换器代替 LM51772（我们有问题的电流设计）作为候选器件（除非您推荐使用内置 FET 实现更好的设计）。 具体思路是尝试 将这 2 个 TPS552892 “安装“到同一 PCB 空间区域、例如已测试的其余电路布局不会受到影响。 您是否能够就以下问题向我和 Mark 提供建议（同时继续调查当前的 LM51772 问题）？ 想法是将 LM51772 器件替换为 2 个 TPS552892、将每个 TPS552892 的电流路由到设计的不同部分、并尝试通过内置 FET 来安装它。

1) 我们正在查看 3 个不同的设计源（常见 Webench、TPS55892 产品页面的 Webench 和具有 BOM 和原理图的 TPS552892 评估板用户指南）、并且确实在 Cin 和 Cout 值方面看到了一些不同的结果。 最有利的方法是评估板方法、其中将 68uF 用作 Cin、将 100uF 用作 Cout - webench 的计算值在电容器尺寸方面太大、我们恐怕无法适应当前专用于 5V 降压/升压的 PCB 面积。 作为输入参数 4V 至 30V Vin、具有 5V/5A 输出、我们是否可以使用与评估板上相同的 Cin 和 Cout 值？ 如果不是、那么在此类设计中、Cin 和 Cout 的最小电容是多少？

2) 由于我们要将 x2 TPS552892 连接到 4V 至 30V Vin、因此我们是否可以使用通用 Cin 来节省一些 PCB 空间？

我们需要通过星期一做出平行计划 B 的决定、我希望您能向我们提供您的专家建议。 我们作为一个项目现在正处于一个非常糟糕的状况。

提前感谢、
Alex

您好：Mark、

在审查布局时、我遇到了一些问题：

- CSA/CSB 的滤波器放置在靠近感应电阻器的位置,但它应该靠近控制器。 将滤波器靠近检测电阻放置会使整个接线容易拾取噪声。 （我想这是最关键的问题）。 您能否尝试将 C104 移至靠近控制器的位置、例如放置过孔。 您可以先尝试一下、因为这是最简单的更改。

- CSA/CSB 线路应屏蔽在具有相同信号的幻灯片上（最好的 SW1 — 但保持开尔文连接）

- MOSFET 栅极线:线到和返回路径应该非常接近 — 最好的相互顶。 HOx 的返回路径是 SWx — 尤其是到 Q4 的布线会占用很大的面积。

- VCC2 电容器可以放置得更好,以便 PGND 也连接到 C170 没有过孔）。

-对于感测电阻,我还建议使用宽封装类型（将端子放在长侧）,这样可以降低寄生电感并提供更好的性能。

我还会在下面添加我的布局检查清单、以供您参考：

布局（仅供参考）：

请查看下面我的审核列表和加粗标记的行项目、这些项目应再次检查

• 降压侧环路：输入电容器以及高侧和低侧 MOSFET
• 升压侧环路：输出电容器以及高侧和低侧 MOSFET
• 与 CSA/CSB 检测电阻之间的开尔文连接
  将滤波器靠近 LM51772 放置
• CSA 和 CSB 被 SW1 或其他静态信号包围
• 与 ISNS+/-检测电阻之间的开尔文连接（如果不使用，则短接至 GND）
• HO1/SW1 的小电流环路（SWx 和 HOx 彼此顶层布线）
• HO2/SW2 的小电流环路（SWx 和 HOx 相互布置）
• 保持 HBx/SWx 自举电容环路短路
• LOx 布置在 PGND 顶部（或下方）、以尽可能减小栅极环路电感
• 输出电容器之后或之间的反馈连接
• 靠近引脚的 VCC 电容器  
• 使用的 AGND 接地区域/平面（所有基于 AGND 的元件都放置并连接到该区域）
• AGND 和 PGND 连接在散热焊盘上

如需布局指南和布局、请先查看此应用报告： https://www.ti.com/lit/pdf/slvafj3

您好 Alex、

 TPS552892 由另一个团队提供支持。 我可以将此主题转发给该团队、但随后我很难跟进。

您能否创建一个包含 TPS552892 问题的新主题、以便将此问题分配给另一个团队。

此致、

 Stefan

由于我要移动（更换）C104、值 120pF 是否正确？ 我还有 150pF 和 180pF 电容。

您能否清除“ CSA/CSB 线路应被屏蔽 次级侧 以相同的信号（最佳 SW1 — 但保持开尔文连接）“？

您好：Mark、

对于 750kHz 的 f_SW、建议值为 150pF（基于原理图中的 Rt 电阻器）。

抱歉,该拼写错误:是应该屏蔽在所有的侧面  （左和右）。

此致、

 Stefan

您能向我解释 f_sw 和 cdiff 之间的关系吗？
在数据表的第 7.3.10 节“峰值电流传感器“(p38) 中、可以看到 Cdiff 公式为

 
但我不明白“ton、min“是什么或它与开关频率 (f_sw) 相关。  

您好：Mark、

请参阅数据表中的图 5-18 和 5-19。

此致、

Stefan

因此、我将 C104 (150pF) 移动到靠近控制器的 VISA 上、没有变化。

标记

您好：Mark、

只需向您发送私人消息。

此致、

 Stefan