Thread 中讨论的其他器件：TDA4VH-Q1
您好！
我们已在我们的设计中实现了 PMIC TPS6594133A-Q1、以及双路 HCP 电源和其余的 PDN、这与 TDA4VH-Q1 EVM 板上的解决方案类似。
在我们的电路板上、上电（冷启动）时、PMIC 直接进入安全状态、这通过将 EN_DRV 引脚拉/保持在低电平进行指示。 在下面的示波器图片中显示了上电情况
*绿色= OVPGDRV（用于打开外部 N-FET 的栅极驱动电压）、
*黄色= VSYS_SENSE（上电时正好遵循 VSYS 电压 3.3V）、
*蓝色= VCCA
（注意：黄色和蓝色表示 1V/div）、绿色表示 0.2V/div、这也是相对于图片中另一个偏移
未显示 PMIC_ENABLE 信号会按预期变为高电平（VSYS 3.3V 电源正常信号）、并连接到 PMIC 上的引脚 20。
可以注意、即使 N-FET 根本不会断开、VCCA 也会上升到大约 2.4V (OVPGDRV 永远不会达到高于大约 0.1V)。
还可以注意、当 VSYS_SENSE 达到 UVLO（数据表中为 2.7V）时、OVPGDRV 上会出现干扰、就好像它开始打开 N-FET、但随后突然中止该尝试一样。
可以看出、VSYS 压摆率在 3ms 内为 3.3V、根据数据表、这比最大允许压摆率 (30mV/us) 要大得多。
问题：
1.是否正确理解、由于 VCCA 从未达到 VCCA_UVLO (2.7V)、这就是器件进入安全状态的原因？
2.什么可能是 OPGDRV 不高的原因,如图所示的行为? 尽管 VSYS_SENSE 超过 2.7V (UVLO) 并一直持续高达 3.3V、但（在 VSYS = 3.3V 时应该约为 8、9V）？
我已经注意到、允许的最大 N-FET 输入/栅极电容为 4nF。 如果超过 0.5-1nF（即总共 4.5-5nF）、这是否会导致 OVPGDRV 信号在应该上升时无法上升？ 如果原因是这样、我们至少能像图片中那样清楚地期望超过 0.1V 吗？
3.即使 N-FET 未能打开, VCCA 如何升至 2.4V ?
4.如何为 TPS6594133A-Q1 预先编程使能引脚；按钮或稳定的逻辑高电平信号？
在 TDA4VH-Q1 EVM 板上、这是一个稳定的高电平信号、使 PMIC 进入启用状态、我们以相同的方式实现它、因此希望在我们这边无需任何进一步配置即可对此进行预编程。 是这样吗？
此致、
彼得
