This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS1685:TPS16850 无法自动重试、VOUT 被钳位到较低的值

Guru**** 2693225 points

Other Parts Discussed in Thread: TPS1685

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1583163/tps1685-tps16850-unable-to-auto-retry-and-vout-clamped-to-lower-value

器件型号: TPS1685

尊敬的 TI 社区:

我使用 TPS1685 0 (自动重试型号)适用于 VIN = 27V、ILOAD 高达 10A 且 EN 线路由传感器从外部驱动的电子保险丝应用。

IC 正常工作,但我们经历了几次非常时髦的芯片行为:当负载被反复移除和恢复时,芯片可能进入一个奇怪的状态,无法激活开关,也无法恢复到正常状态。

请查看以下范围:

scope_607.png

  • 蓝色 :EN -->从外部从低到高切换

  • 黄色 :VOUT -->响应 EN 信号时、VOUT 从 0 增加到 9V(即使 VIN=27V)

  • 绿色 : flt/-->始终为高电平:未触发故障;我还仔细检查了表 7.4 中的任何一个条件是否实际触发
  • 红色 :PGOOD -->始终为低电平:电源不正常

  • SWEN(上面未显示)-->始终为低电平(在我们的电路中保持悬空)

(您在上面的波形上看到的噪声主要是由于长示波导线;用短导线进行示波时几乎消失)

我还尝试在 SWEN 线路上添加一个连接至 5V 的 1k 上拉电阻、仍然被阻止至 0V、证明该上拉电阻被芯片在内部拉至低电平。

image.png

进入这种情况时、在我复位 VDD 引脚对芯片进行下电上电之前、我无法恢复正常运行。

在这种情况下、我有几个问题可以更好地了解发生了什么:

  1. 您是否知道任何可能触发这种不必要的锁存状态的特定条件? (请注意,我使用的是具有自动重试功能的 TPS16850)
  2. 即使 VIN 为 27V、VOUT 也会被钳位到 9V 是否有原因?
  3. 在我们的正常用例中、我们无法复位 VDD 引脚;那么还有其他方法可以恢复芯片的正常状态吗?

欢迎您提出任何建议或建议。

谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的团队:

    提醒您关注此 TT。 这已经超过了一个星期。

    谢谢您、

    Daniel Waleniak

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 TI 社区:

    在过去的几天里,我对这个问题做了一些其他的调查。 即使我尚未找到根本原因、我也发现了一种 可能会对其产生影响的条件:默认情况下、我会限制通过 dV/dt 端口的浪涌电流、但我们可能在一些临界情况下、负载会快速断开并连接(当 FET 仍导通时)、从而导致不必要的浪涌峰值电流(在最坏的情况下,我将电流峰值限制在 38A 以下、请参阅 pic、+55A)

    无论如何、每次我能够触发并示波这种情况时、芯片都始终按预期触发短路保护并禁用输出。

    同时、我不知道是否可能发生如此大的电流峰值会产生 一些 GND 反弹、从而导致芯片处于上述“卡住状态“(如前所述,我无法证明这一点,但这只是我的假设)。

    默认情况下、我按照数据表中的建议通过 RC 滤波器 (150R、220nF) 将 VDD 引脚连接到 VIN。 如果 GND 反弹可能导致 VDD 端口上出现问题、我将在 VDD 网络上添加额外的并联旁路电容(值从 100pF 到 1uF 不等)、放置在靠近 VDD 引脚的位置。

    如果您认为较大的浪涌峰值和/或 GND 反弹可能会导致这种不必要的影响、请告诉我、在 VDD 上添加额外的旁路电容是否有助于使芯片稳定。

    谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Daniel:

    很抱歉耽误你的时间。

    我需要有关负载可拆卸和连接的更多详细信息。

    是否在 FET 导通时执行该操作、以及执行下电上电时、器件无法恢复? 之类的设置。

    您能解释一下顺序吗?

    10A 负载是否通过 PGOOD 连接?

    您能分享一下原理图吗?

    谢谢

    Amrit  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Amrit、请查看下面随附的原理图:

    负载位于通过弹簧针引脚对连接到电子保险丝板的另一电路板上。

    负载是电容 — 电阻型,输入电容为~400uF(浪涌电流通过 dV/dt 电容器限制)、电流负载为~10A(我们在负载侧管理,仅在 VOUT 稳定且电子保险丝完成软启动阶段时才能够吸收电流)。

    EN/UVLO 线路由霍尔传感器驱动、霍尔传感器可检测输出弹簧针上是否存在负载;EN 线路上增加了较大的 RC 延迟、以确保已进行机械接触且稳定。

    在标称条件下、电路稳定并且工作正常。

    当检测到负载(霍尔传感器输出始终为高电平)且输出弹簧针迅速失去电接触时、就会出现我前面消息中所述的浪涌峰值:在这种情况下、FET 始终开启、但当弹簧针快速重新连接负载时、可能会出现浪涌峰值。

    这个浪涌峰值我不是很担心、因为在标称用例中、这是通过 dVdt 电容器和 EN 线路上的 RC 延迟防止的、此外、当发生这种情况时、芯片通常会触发短路保护、然后自动恢复。 但我想知道这样的大浪涌峰值是否会导致芯片进入我第一条消息中所述的“卡滞状态“;也可能是浪涌峰值不是导致该问题的根本原因。 我很奇怪、芯片可能会进入数据表中没有的状态、只有在 VDD 引脚上进行电源复位时才能恢复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit Jit :

    有任何反馈意见?

    谢谢您、

    Daniel Waleniak

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Daniel:

    感谢您如此清晰地解释了这个问题。

    器件正在检测短路(电流值大于 ISFT 值)。

    由于自动重试型号、在此之后器件应该会启动。

    近况如何?

    如果电流大于 FFT 值、电子保险丝将会锁闭。

    关于接地不平衡、我们建议将 eFuse GND 与 Device GND 分开、以避免接地不平衡问题。

    您可以查看 EVM 用户指南以供参考。

    如果您怀疑是这样、请检查您的电路板。

    谢谢  
    Amrit

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit:

    感谢您的回答。 我可以确认、在我观察这一峰值的所有时候、芯片总是在这之后启动。 但我不能排除负载分离期间可能出现的任何高于 FFT 的电流峰值。

    在您上面的观点:

    如果电流大于 FFT 值、电子保险丝将会锁闭

    关于这一点、我有 3 个问题:

    • 如果电流高于 FFT 阈值、则芯片是否会触发闭锁保护、即使在 TPS1685 上也是如此 0 (自动重试型号)?
    • 根据数据表(第 32 页):“对于内部锁存的故障、对器件进行下电上电或将 EN/UVLO 引脚电压拉至 VSD (F) 以下
      清除故障且引脚无效
      -->我曾试图将 EN/UVLO 下拉至零(因此低于 VSD (F)),但这没有重置芯片;正确复位的唯一方法是对 VDD 引脚上的芯片进行下电上电。 如果我正确得到了数据表说明:是芯片 (TPS1685 0  自动重试型号)即使将 EN/UVLO 线路下拉至零也应该复位?
    • 如果芯片被保护装置锁闭、那么在该状态下、它的预期行为是什么? 是否应该 VOUT 升至远低于 VIN 的电压(如我的第一条消息中所述和所示)?

    谢谢、

    Alberto

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amrit Jit :

    您是否对我在上面发布的问题有任何反馈意见?

    谢谢、

    Alberto

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alberto:

    很抱歉耽误你的时间。

    是的、在 FFT 事件期间、即使在自动重试模式下、FET 也会被锁存。

    您是否可以在 OVP 引脚和 GND 之间使用一个 22nF 电容器来重复相同的测试?

    请确认结果。 我可以解释一下它是否起作用。

    谢谢  
    Amrit  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回答。 即使我无法持续触发 FFT 事件、我也将尝试在 OVP 引脚上添加额外的 22nF 电容器。 无论如何、OVP 上的 22nF 如何影响芯片的行为? 触发 VOUT 事件时应如何进行 FFT?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alberto:

    它消除了 OVP 中可能触发故障的任何干扰。

    您是否使用了具有较高 FFT 电流值的 TPS16850A?

    谢谢

    Amrit