请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号: TPS54626
以下是详细信息。
当+12V 输入电源在大约 5ms 的压降后恢复时、不会生成+5V 输出。
EN 端子连接到+12V 输入电源。
当+12V 输入电源在大约 10ms 的压降后恢复时、将产生+5V 输出。
压降是否有规定的持续时间?
谢谢!



This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
器件型号: TPS54626
以下是详细信息。
当+12V 输入电源在大约 5ms 的压降后恢复时、不会生成+5V 输出。
EN 端子连接到+12V 输入电源。
当+12V 输入电源在大约 10ms 的压降后恢复时、将产生+5V 输出。
压降是否有规定的持续时间?
谢谢!



您好:
对因节假日造成的延误表示歉意。 您是否仍需要有关此问题的帮助? VREG5 UVLO 可能在 VIN 下降到但处于非锁存状态的电压下启动。 EN 逻辑低电平远低于在波形中观察到的 VIN 电平。 可能的问题是在一种情况下触发输出 UVP 而不是在另一种情况下触发输出 UVP — 唯一可行的方法是检查 FB 引脚与最近的接地端、并查看其是否降至远低于稳态值的 60%。 此 UVP 功能将锁存 FET、恢复输出的唯一方法是执行完全的电源复位。
谢谢、
ADM