[参考译文] LM73605-Q1：LM73605：在 13V &lt 下输出变为 0V；VIN &lt；24V、在 UVLO 电压为 13.112V 的仿真中收敛误差低于 UVLO

Other Parts Discussed in Thread: LM73605

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1616216/lm73605-q1-lm73605-output-goes-to-0v-for-13v-vin-24v-and-convergence-error-below-uvlo-in-simulation-where-the-uvlo-voltage-is-13-112v

器件型号： LM73605-Q1
主题中讨论的其他器件： LM73605

尊敬的 TI 支持团队：

我正在仿真 LM73605（瞬态模型）、通过 24V 输入电源生成 12V 电压。

设计详情：

• 输入电压 (VIN)：标称值 24V

• 输出电压：12V

• UVLO 阈值设置为：13.18V（使用外部电阻分压器）

• 仿真：瞬态分析

观察到的行为：

1. 当 VIN = 24V→输出= 12V（正常工作）时

2. 当 VIN < 13V→时、仿真显示收敛错误（预期器件因 UVLO 而关断）

3. 当 13V < VIN < 24V→时、输出保持在 0V

以下区域出现意外行为：
13V < VIN < 24V 、其中 IC 应正常工作并调节至 12V、但输出保持在 0V。

根据数据表理解、一旦 VIN 超过编程的 UVLO (13.18V)、器件应该能够正确启用和调节。 但是、仿真不会反映此行为。

我想澄清一下：

1. 瞬态模型中是否存在任何可能导致这种情况的内部行为？

2. EN/UVLO 引脚上是否需要额外的迟滞？

3. 为了在 UVLO 附近实现稳定运行、是否有任何特定的仿真设置或建议的启动条件？

4. 这可能是所提供的瞬态模型的限制或问题吗？

请遵循以下 原理图或仿真文件进行进一步检查。

感谢您的支持。

此致、
Suchindra