Other Parts Discussed in Thread: LP8733
部件号： LP8733
你好。
我目前正在处理结合使用 LP8733 (64) 的 AM64 问题。 借助该 NVM、GPO 用作电源正常信号、该信号路由到 AM64 上的 MCU_PORz。
现在、我们尝试使用 SW_RESET 位复位 AM64、但注意、它之后无法引导。 深入研究一下、显示了 PMIC 获得了正确的命令、但会在写入该位后直接执行该命令。 这会导致 SoC 复位、因此不会进行确认。 导致整个系统失速。
这是使用 SoM 中的 SW_RESET 时的图形： 
以下是该图、当使用来自外部 ESP 的 SW_RESET 时、用于控制 I2C：
我现在的问题是、这是有意设计的、还是实际上是一个错误？ 我本想说的是、PMIC 在命令完成后执行命令。
第二个问题是、增加 GPO_SHUTDOWN_DELAY 是否会在此处有所帮助？
谢谢。
您好：
感谢您在 E2E 上联系我们。
我们似乎已经意识到在发出 SW_RESET 命令时 LP8733 + AM64x 有类似的问题：
AM6442：间歇性 eMMC 引导问题
我们目前正在研究这个问题以及可能的解决方法。
在进行 SW_RESET 写入后、PMIC 应立即关闭、这是有意为之。
但是、 PMIC 应在大约 800us 后重新上电、而不是停止。
我们可以看到 LP8733 PMIC 在隔离并与 AM64x 断开连接时成功重新上电。
但连接 PMIC 后、我们不会在复位后看到 PMIC 重新上电：
可能需要 发出新的 EN 请求、才能再次启用 PMIC。
2.增加 GPO_SHUTDOWN_DELAY 在这里不会产生任何影响。
在 SW_Reset 时、所有电源轨都会立即关断、忽略关断序列延迟：
此致、
Sarah
谢谢。 您可以看到相同的行为。 也许作为一个小的更新,我们开发了一个解决方案,即使它是不理想的。 如果将 I2C 频率增加到 1MHz、AM64 将会重新启动。 但我们的软件开发人员很难临时切换频率、因为其他所有设备都不支持高速模式。 我们要么需要重新启动、要么需要所有器件。
（在 SCOND 图片中、VDD_3V3 好像没有下降，但实际上确实如此）
(CH1：VDD_3V3、CH2：VDDA_1V8、 CH3：VDD_1V8_LD0、CH4：VDD_CORE)
我不知道为什么 BUCK0 (VDD_3V3) 和 LDO0 (VDDA_1V8) 不会因为放电电阻器应开启而快速斜降。
但这种情况尚未经过全面测试、尤其是在很长一段时间内。 我们需要详细了解电源时序。
哦、我认为延迟会有所帮助。 至少我在数据表中找不到任何会反对的东西。 但感谢您的澄清。
