器件型号： TPS546D24A
我正在使用上述 IC 设计电路板。 遗憾的是、我看到很多振铃。
当前、我尝试解决此问题的尝试是添加更多电容 (560uF、10uFx2、1uF x2)、并将 Boot 引脚上的 rbst（我的原理图中的 R20）从 0 更改为 5 Ω。
额外的电容有所帮助、但我仍然看到一些相当显著的振铃。
我提供了所有 4 个层的原理图、布局（即使我共享它们，我也看到了一些可以调整的内容）以及一些示波器图像。 
请提供有关我可以采取哪些措施来解决此问题的建议。 理想情况下、我可以在进行下一个布局之前对当前布局进行测试和验证。
提前感谢
感谢您的回复
在短时间 (~3.8MHz) 和事件之间的 3.14uS (~317kHz)（我之前没有包括这种情况的屏幕截图）,环的步骤是 261ns 左右。 Rtop 的 Rtop 和 MSel1 的 Rbot 分别为 4.64k Ω、即 550kHz 的 RDIV 代码 6（我认为）。 但它可能在 325Mhz 下运行？
是的、我在布局中肯定使用了原理图检查清单。 （我本来可以把它包括在前一篇文章,但认为它是太多不必要的细节。 这在设置寄存器配置时绝对有帮助）
以下是我对该检查清单的布局部分进行自我审查后发现的结果。 我已经加粗了我认为可能导致振铃的部分。
- *sel,*SNS:我认为这是做得相当好。 我可能会使底层的 AGND 变成覆铜而不是布线
- VO / Go SNS:这些线路都布置得很好,而且很短,但是 从输出到线路的 VDD 长度有点长、可能超过 0.2mm。 它也进入 SW 覆铜下方。 GND 和 GOSNS 之间的 50 Ω 电阻器来自通用接地、并非具体来自输出电容器的低侧。
- VSHARE、BCX：不适用 — 我将这些引脚悬空
- Boot、SW (x2)-我认为这些要求都得到了满足
- SW — 我在 SW 到 GND 之间没有 RC 缓冲器 — 我认为这是正确的解决方案，但可以解决我的布局引起的问题（我认为） 我尝试了使用 1 Ω、1.2nF 的软边沿、但效果可以忽略不计。 （我的上一篇文章错误地提及 SW 至 VOUT — 请忽略）
- SW、Cout — 我在电感器附近有一个 100uF 电容器、然后四个 560uF 电容器周围、然后四个 100uF 电容器向下朝向负载。
- P/A Vin-我认为这是做得很好。 AGND 也可能更实质一些
-引导... SW 等：不适用
- PGND:这是正确的
- P/A GND:这是正确的
- BP1V5 / DRTN：这是正确的
- DRTN:正确
- VDD5 :这不是很好的。 我有一条 0.25mm 的布线和 2 个过孔从 VDD5 到 GND 上的电容器。
- PMB / I2C — 这些上拉电阻器靠近主引脚,但似乎工作良好
-过孔 — 我想我有足够的过孔
-过孔间距 — 我认为这是可以的-可能会在散热焊盘中增加更多过孔。
-通过位置 — 好,不是很好
-通过数量:可以更多吗?
总之、我认为我仍然应该添加一个缓冲电路、尽管它似乎没有什么帮助、但我更希望在该器件上找到合适的器件、以确认我走在正确的轨道上。
如果你能就我现在可以尝试什么提供任何建议、请告诉我。 我目前正在安装并运行另一个电路板、只是为了确认它具有相同的行为。
谢谢。
