尊敬的 TI 工程师：，
我的客户决定采用并行双管 SIC 设计，以 提高 伺服驱动应用中的功率(20KW)。
我想问你一些问题：
1.如果可以在 SIC 中应用去饱和保护？如果 可以在并行双 SIC 应用中应用去饱和保护？ 如何执行并行双管 SIC 保护设计(保护请参阅保护 SIC)？
2. 平行双色双色单色双色单色双色单色双色单色双色单色双色单 在我看来，一个门驱动器驱动两个 SIC，对吗？
我们知道，智能门控驱动器 UCC21710包含用于执行 OCP 的内部比较器，但随着数据表的介绍，它 适用于感应流经 SIC 的电流的应用，我是否可以使用 低端 UCC21710所包含的比较器通过 电流采样电阻器？监视负直流总线电流
感谢您的善意回答！
此致。
1.如果可以在 SIC 中应用去饱和保护？如果 可以在并行双 SIC 应用中应用去饱和保护？ 如何执行并行双管 SIC 保护设计(保护请参阅保护 SIC)？
[/引用]是的。 这实际上是我见过的最常见的 SC 检测设计用于 SiC。
这在使用 OC 引脚的 Desat 中非常常见，例如 UCC21710，它对 SiC 具有时间优势。 如果您有选择，我建议避免使用 UCC21750/59保护 SiC，因为 OC 引脚在保护 SiC 方面更灵活，但如果您使用 UCC21750，您仍然可以使其适用于 SiC FET。 如果您对此有任何疑问，请告诉我，我可以提供更多信息。
OC AS Desat 配置如数据表图51所示，我们有一个计算器工具来帮助设计它。
计算-> https://www.ti.com/lit/zip/sluc695
由于并行 FET 的源/漏极短路，与驱动单个 FET 相比，您真的不需要改变任何东西。 假设 FET 在 PCB 上的物理距离足够近。
请参阅下面图51的注释。
如果 FET 不紧密连接在一起，您可能需要拆分去饱和二极管，因为您不想让超长的轨迹从排放节点流出。
参见下文
如果帕拉尔 FET 彼此距离很远，则会由于电感而产生源或漏极电压差，因此建议避免这种情况。
[引用 userid="495177" url="~ë/support/power -management-group/power -management/f/power -management-forume/1075539/ucc21710-how－to－dute-protection－design－in－parall-double-double-sic-application’]2. 平行双色双色单色双色单色双色单色双色单色双色单色双色单 在我看来，一个门驱动器驱动两个 SIC，对吗？
[/引用]您的理解是正确的。 你不需要两个单独的门驱动器来驱动等量变频器。
唯一的问题是，当您驾驶2倍门电荷时，门驱动器的功率消耗明显增加，因此您必须注意这一点。
客户通常使用外部推挽缓冲器来提高栅极驱动电流容量，并将功耗从驱动器和离散 BJT (或 FET)中移出，这些 BJT (或 FET)具有较大的散热片，其散热能力可以比驱动器单独承受更高。
UCC217xx 具有10A 驱动电流能力，这种能力很高，因此您可能不需要添加缓冲器。 这完全取决于您的 QG，切换频率，最大 TA。
在某些情况下，客户将为每个驱动程序使用单独的推挽缓冲区。
例如，请参阅使用 ISO5852S 驱动并行 IGBT 的 TIDESIGN (不是 SiC，但概念相同)，它为每个 FET 对使用 PushPull 缓冲器来冲击驱动电流能力。
[引用 userid="495177" url="~ë/support/power -management-group/power -management/f/power -management-forume/1075539/ucc21710-how－to－dute-protection－design－in－parall-double-double-sic-application’]我们知道，智能门控驱动器 UCC21710包含用于执行 OCP 的内部比较器，但随着数据表的介绍，它 适用于感应流经 SIC 的电流的应用，我是否可以使用 低端 UCC21710所包含的比较器通过 电流采样电阻器？监视负直流总线电流
[/引用]您能否提供一张有关您的意思的图表？ 我不清楚。
最佳
迪米特里
