尊敬的各位：
我正在构建一种允许控制0V-20V输入信号的设计。 我已经在e2e论坛上进行了讨论，发现以下设计适合我正在构建的电路： 
但是，我刚刚在数据表中看到，Vs的Vcap最小值为-0.3V，最大值为15V。
因此，如果我输入Vs = 12V，它可确保Vcap至Vs低于15V (最大Vin最大值- Vs = 8V)
但最低值则低于0V (如果Vin = 0，则Vcap至Vs = Vs =-15V)
这是否是个问题？ 如果是，如何解决此问题？
此致，
PA Burdet，AFAE
Rakesh，您好！
我想知道这种布线是否有效并解决Vcap to vs问题：
确保ABS评级中包含Vcap to Vs。
此致，
PA Burdet，AFAE
您好，Paul：
LM7.4502万的Vs和VCAP引脚之间需要最小100nF外部电容：
因此，我们无法使用最初共享的原理图。 外部电容器需要连接在VCAP和VS引脚之间，如本原理图所示：
此原理图将在建议的范围内工作，并考虑到ABS最大额定值，因为VCAP引脚将充电至24V左右(因此VCAP-VS-=12V)，而不考虑输入电压。 使用这种方法，我们唯一需要检查的是，在较高的电压(如20V Vin)下，栅极通过VCAP充电至24V，因此Vgs仅为4V。 在检查FET数据表时，这样就足以打开FET，但RDSon将在较高的一侧稍高一点，每个FET约为4.5欧姆，因此总电阻为9欧姆。 请在系统负载电流为9mohms Ron的情况下计算FET中的功率耗散，并确保FET的结温保持在限值内。 另外，请确保给定负载条件下通过FET的VDS下降对于下游负载是可接受的。 对于输入处的交流电压，我们需要在计算功耗和压降时考虑平均值。
谢谢，致以诚挚的问候
Divyanshu
