• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 389 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC2.7714万：将4安培IGPK降低逆变器NFET意外雪崩事件的频率。

admin
Guru**** 2387080 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/632777/ucc27714-will-4-amp-igpk-reduce-frequency-of-inverter-nfet-undesired-avalanche-events

部件号：UCC2.7714万

为什么 数据表中没有显示与PWM频率和+/- IGPK能力相关的HO/LO输出驱动电流的图形或图表，我是否期望获得非常有用的信息？

其他数据表表示输出驱动电流 能力 ，显示 不同温度 范围内的曲线，作为关联IC电流和功耗限制的给定方式，我会被这些数据表宠坏。

鉴于 反相器MOSFET中的IAS 崩溃仅在   某种 灾难性电路故障 导致 IAS首先发生 (应用/错误应用栅极驱动电流)后才会描述恢复事件，  如何降低甚至提高栅极驱动电流以完全降低或阻止事件发生？  这不是将 典型的低电流栅极驱动器升级到更高的栅极驱动电流的卖点吗？  

 当      仅在AMR中以 最大100ns PW 推测推断10MHz时，谁能确定任何预期的HO/LO驱动电流(在各种HI/LI PWM频率下)？ 我们是否应该猜测  各种HO/LO PW的电流是多少？或者，如果HI/LI PW 低于100ns，我们相信不会出现任何问题，但如果HO/LO突然对地短路，则不会出现不少于10us的情况。   这如何 才能成为表达任何PWM器件的HO/LO驱动电流能力的正确方式，从而使其具有逻辑意义，而无需实际 开发驱动电路并 在   各种HI/LI PWM 频率下测试UCC2.7714万？

这让我想起 了一个卡通画， 一个跑步的人 ，被用 火箭捆绑着的黄油追赶，即使从 一 个很好的原理图 上看，黄油 也总是会崩溃。   

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    没有一位没有思想的教授愿意跳进“如果……”的坑里？

    对我而言，理想的数据表将指示在某个工作周期(如50 %)中，相对于HI/LI PWM频率(范围)的HO/LO输出的正确推荐工作电流 不要尝试根据HO/LO PW <10us短路或AMR 100ns声明将缺失图形曲线数据的所有方面汇总到IGPK值。

    图腾柱驱动器的概念是，无论通过VDD充电泵或Cboot的同步RC时间常数为多少电容充电，输出都不会短路。 我不是专家，但与门控人员合作的时间已经足够长，知道门控行业中有很多易发的吐司。

    是否有人认为(dv/dt)交换机节点振铃实际上是导致(IAS)的冲突事件？ 也许可以通过门驱动器内置或周围的防碰撞技术来校正已卸压的感应负载的IAS。 这不是HS引脚(dv/dt)抗扰性应该做的事情吗？这样我们就会看到更少的IAS碰撞事件吗？ 为什么数据表没有提供有关该功能的更多详细信息作为卖点？
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    BP101，您好！

    感谢您的帖子。 我已经联系了相应的工程师来回答您的问题，您应该很快会听到他们的意见。

    此致，
    Mateo
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Mateo：

    这些张贴的目的是提供反馈，并询问为什么在数据表顶部，4安培峰值输出中所述IC的主要营销用途缺少特性图/图形。 我只是想知道闸极驱动电流是否是导致NMOS中发生IAS事件的唯一原因。 栅极驱动电流似乎与IAS事件有某种逻辑连接，而不仅仅是因为它是由感应负载引起的，我们对此无能为力。

    在过去的20年中，可能无法产生必要的驱动电流，以防止NMOS的门区域在存在高反向EMF场时崩溃。 然而，有些NMOS现在宣称通过BVDSS连续工作40V，但在下部栅极驱动IGPK (350mA/650mA)的电路仍然见证了从卸压电感负载中发生的大量随机IAS事件。

    如果我有一台扫描频率发生器来设置完整的测试台并生成单声道HO/LO电流驱动配置文件的图表，这似乎并不困难。 如果Tina能够进行类似的测试，那么似乎似乎合理的是，统计测试中心本可以产生一个相对于HI/LI输入频率的更稳健的HO/LO 4安培输出电流(斜率)曲线，因为它是UCC的主要营销功能。 因此，数据表似乎忽略了不应包含的信息(数据)。
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，BP101，

    IGPK与PWM频率和占空比的图表对于定义安全工作区域不一定很有帮助。 IGPK的主要限制因素是温度。 由于零件在较高频率操作下的加热较多，因此IGPK与频率之间存在关系，但这是IGPK与温度之间关系的结果，与当前处理能力相比，它更能反映测试布局的热属性。 峰值脉冲电流与温度的图表可能是有益的，我已经传达了这一反馈。 我们还在努力提高100ns绝对最大额定值与10µs Ω IGPK测试条件在电气特性方面的清晰度，以便更好地传达安全的操作区域。

    HS对dv/dt的抗扰性是为了确保门驱动器在受到dv/dt的影响达到一定程度时仍能正常工作。 它允许在可实现快速切换的应用中使用栅极驱动器。 这并不能防止其它系统部件(如NFET)因dv/dt过高而遇到问题。

    改变栅极驱动电流会间接影响NFET雪崩事件的频率，因为栅极驱动电流控制开关的速度，并影响开关的dv/dt和di/dt，但还有许多其他系统变量决定了这一点。 在回答4A IGPK是否降低雪崩事件频率的问题时，必须知道：与什么相比？

    此致，

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Derek Payne 说：
    在回答4A IGPK是否降低雪崩事件频率的问题时，务必要知道：与什么相比？[/QUOT]

    您好，Derek，

    刚刚注意 到我的收件箱中有一封回复邮件，对此延迟表示抱歉。 然而，我只是好奇 ，实验室测试是否揭示 了HB HS引脚(dv/dt) 抗扰性与较高的+/-IGPK (4amps) 是否有助于降低  意外(过早)雪崩事件的频率。 这是在   降低栅极驱动电流和dv/dt 抗扰性的情况下使用其他供应商栅极驱动器进行的与类似逆变器布局相关的测试。  

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    可能是：

    • "45天+缺勤"，来自"您自己的"主题
    • 对 设备温度的"主板级影响"缺乏认识

    表示您的请求需要"更多思考"-减少抗议和"接触范围"？   (过去-已被充分注意...)

    虽然"容易"指责供应商"，但"镜子中的人"的信念和工作方式往往值得(甚至更高)审查。

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    BP101，您好！

    据我所知，我们没有任何测试数据明确显示高(dv/dt)抗扰性和高IGPK对上述过早雪崩事件发生频率的影响。

    此致，

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Derek，

    正是我的观点， 如果全球 社会能够了解 反相器效率如何通过提供更高的栅极驱动电流来提高的所有优势，那将是非常好的。  我自己 (曾经被愚弄)认为过早 发生雪崩事件 是很正常的。 然而，并非所有情况都是正常的，而且随着时间的推移，可能会 导致FET DS接点的破坏，甚至 是经过IAS测试的器件。 高漏电关断 振铃似乎是 过早IAS事件与其他适当IAS事件混合的一种迹线信号。

    看似 正确的IAS 波形特征是  在受限门关闭( 卸压的电感负载)下实现 的， 并已由一家制造商作为经验证的MOSFET理论加以说明。 在发生高(dv/dt)事件( 在电线上)时保持闸门驱动电流上升可能具有 未记录的优势 ，实验室工程师比 其他缺乏设备预算的工程师更容易发现这些优势。