您好，
问题1. 从数据表中我了解到，如果'INH/UVLO引脚'电压大于2.1V (通常)，LMZ3.4202万将会打开。 对吗？
如果此引脚保持浮动，会发生什么情况？ 此销是否有内部上拉？
问题2. 我计划从UC/FPGA的GPIO驱动'INH/UVLO引脚'。 GPIO不是漏极开路引脚。 使用正常GPIO引脚驱动INH/UVLO是否正常？
我无法确保此GPIO在初始开机或重置期间处于接地状态。
请查找LMZ3.4202万测序控制的随附图像 。图像中显示的设置是否足以执行LMZ3.4202万的定序和断序？
提前感谢
Deepak V
Deepak您好！
INH/UVLO不与任何内部关联。 因此，INH/UVLO引脚不应保持浮动 状态，以防止处于未定义状态。 通常，INH/UVLO引脚在不使用时连接到电源。 否则，在该引脚，AGND和PVIN之间放置一个电阻分压器，以调整UVLO电压。 数据表规定了典型值2.1V时抑制高阈值。 任何电压达到或超过该电压将打开设备。
INH/UVLO引脚必须由开路排卸装置驱动。 数据表中8.1 第2节中的图30提供了如何使用INH/UVLO引脚的示例。
此致，
Jimmy Hua
你好，Jimmy Hua，
感谢您重放查询。
根据你的建议，我理解以下内容
1. INH/UVLO引脚不应保持浮动。
2.您所附的图：30显示'INH/UVLO引脚'的状态由MOSFET Q1确定。
当MOSFET的栅极处于逻辑高时，'INH/UVLO引脚'将处于接地电位，因此LMZ3.4202万将关闭。
当MOSFET的栅极位于地面或浮动时，'INH/UVLO引脚'将处于PVIN电压，因此LMZ3.4202万将打开。
因此，要打开/关闭LMZ3.4202万，我们必须正确驱动MOSFET Q1的栅极。
在我们的项目中，MOSFET的栅极由 UC/FPGA的GPIO控制。 在初始通电期间，由UC/FPGA GPIO控制的MOSFET栅极可能处于高阻抗或接地状态。
这将导致在实际开机测序开始之前打开LMZ3.4202万。 因此必须避免这种情况。
避免上述问题的解决方案
因此，为了避免INH/UVLO引脚浮动，并确保仅在UC/FPGA的GPIO处于高位时才打开LMZ3.4202万，将执行所附图像中显示的电路布置。
请找到所附图像。 
当跳线位于位置1和2时，电阻器R1确保INH/UVLO引脚不会浮动，即使UC/FPFA的GPIO在通电过程中处于高阻抗。
LMZ3.4202万仅在GPIO以逻辑高(3.3V)设置时才开始切换。
但此处的GPIO不是漏极开路引脚，而是普通逻辑引脚。
问题1：连接到图像的电路是否足以执行LMZ3.4202万的启动和关闭顺序？
问题2：我认为使用正常GPIO驱动INH/UVLO是可以接受的。 不是必须具有开口排放销。
数据表第17页第2段指出INH/UVLO引脚可以由逻辑引脚驱动，不一定是开路漏极。 请找到所附图像。
因此，使用正常GPIO引脚驱动INH/UVLO是否可以？
感谢您的持续支持。
谢谢，此致
Deepak V
谢谢，此致
Deepak V
