This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LP8860-Q1:LP8860-Q1

Guru**** 2328790 points
Other Parts Discussed in Thread: LP8860-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/584624/lp8860-q1-lp8860-q1

部件号:LP8860-Q1

关于LP8860-Q1 "输入电压故障控制":

设置:我使用连接到我的PC +软件的TI-EVM,使用SPI通信(NSS作为CS激活,使用“softwaree reset”重置组件)。

部件的输入功率是24V (升压输入),我已将"初始电压"配置为24V。

启动时,我正在读取故障寄存器, "Vin高压故障" 打开。

我看到了最大的 可以设置为22.5V或禁用的VIN OVP级别。因此,现在我已将其设置为禁用,但我是否可以将其配置为更高电压? (我将使用24V输入,并希望将其设置为更高几伏)。

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Yoav,

    不幸的是,控制输入OVP阈值的唯一参数是OVP_LEV[1:0]寄存器,正如您所提到的,它的最大电压为22.5V。 因此,最佳解决方案就是像您已经做的那样屏蔽Vin OVP。

    此致,

    Salome

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的Salome:

    其他一些问题:
    LP8860A-Q1是否可以使用3.3V或5V电源?
    不同的LP8860A/B/C/D/E有何区别?
    是否可以接收根据客户需求预先配置的零件?

    此致,
    NIR。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,NIR,

    如果要使用VDD 3.3V,则必须启用充油泵。 在内部,VDD导轨用于驱动开关FET的门。 当VDD 5V时,它提供足够的电压来驱动FET,但VDD 3.3V不适用于大多数应用,这就是为什么在这种情况下,应启用充电泵以使VDD电压加倍,并提供足够的电压电平来驱动FET。 您可以对LP8860A的EEPROM进行重新编程,以启用充电泵并允许3.3V VDD。

    有多种LP8860版本涵盖了大多数应用,但EEPROM始终可以重新编程,以满足特定的应用条件(如果需要)。 我们无法预配置设备,但可以为您的应用提供推荐的EEPROM值。

    我们有一个应用说明,涵盖LP8860 "选择正确的LP8860-Q1 EEPROM版本"的所有版本详细信息。 您需要先申请访问LP8860-Q1工具。 您可以在LP8860-Q1产品页面中单击立即请求:

    如果您已经访问了LP8860文件/工具,请访问myTI ->我的活动-> mySecure软件,并在技术文档下查找应用说明。

    希望这能有所帮助,

    Salome

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的响应和其他信息,这对您大有帮助。

    我还有其他问题:
    您能知道OUT1\OUT2\out3\out4上的最大电压是多少吗?
    在我们的设计中,我们将FET晶体管漏极连接到此点(栅极将连接到控制)。
    我担心晶体管Vgs电压过低,无法打开FET漏极源路径。

    提前感谢...
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Yoav,

    输出引脚上的最大电压主要由以下三个寄存器确定:DRV_HEADR [2:0],DRV_LED_COMP_HYST[1:0]和DRV_LED_FAULT_THR[1:0]。

    这些寄存器将分别确定内部低,中和高比较器的电平,然后使用这些比较器来控制自适应升压并确定是发生短路还是开路LED故障。

    在正常操作期间,输出引脚主要在低比较器和中比较器电平(DRV_HEADER[2:0]+ DRV_LED_COMP_HYST[1:0])之间工作。您可以使用特定的EEPROM设置来计算此电平,但如果我们考虑最坏情况并设置为最大值,输出引脚电压可能高达VSAT+1V+1V+1V ~2.75V (典型饱和电压为500mV,但最大值为750mV)。  

    但是,如果不同字符串上的VF变化较高,或者出现开路/短路情况,则在设置故障之前,输出引脚将达到较高的比较器级别。 DRV_LED_COMP_HYST[1:0]将确定此LED故障阈值,并可设置为最大10.6V。

    所以回到您的问题,FET晶体管必须能够在DRV_LED_COMP_HYST[1:0]+ Vgs电压的最小栅极电压下工作。

    此致,

    Salome