大家好、
图中显示了0.5A 负载下12V 输出的波形。
当负载增加到1A 时、Q3 (低侧晶体管)会短路/损坏。 此问题出现在多个电路板上。
当我将负载增加到1A 时、我无法在 SW 节点上看到过压事件。 (假设这是过压事件、不确定)
目标是实现5A@12V 和2.4A@24V。
Kevin

如果有任何帮助,我们将不胜感激。 谢谢。 



This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
图中显示了0.5A 负载下12V 输出的波形。
当负载增加到1A 时、Q3 (低侧晶体管)会短路/损坏。 此问题出现在多个电路板上。
当我将负载增加到1A 时、我无法在 SW 节点上看到过压事件。 (假设这是过压事件、不确定)
目标是实现5A@12V 和2.4A@24V。
Kevin

如果有任何帮助,我们将不胜感激。 谢谢。 





尊敬的 Eric:
感谢您的回复。 我已将 HO 电阻器增加到100欧姆、并放置一个二极管、因为在蓝色波形 HO 栅极下降沿上、它会伸出太远、导致击穿和损坏 Q3。 因此、在新设置下、现在我能够拉2A 而不是1A。 电流为1A 时、振铃不大、现在为2A 时、振铃会很多。
我不知道耦合是如何发生的。 耦合主要通过 Q3的漏极到栅极电容发生吗?
还是通过 PCB 布局布线发生耦合?
将 Q3更改为更昂贵的晶体管是否有助于减少这种振铃?
接下来、为了重新制造电路板、我应该密切关注什么、以消除这种振铃。
感谢您的快速回复。
Kevin
大家好、Kevin
-李家祥