[参考译文] UCC28632：反激式转换器输出电压问题- UCC29632

大家好、Pawel、

感谢您的查询。

我得到的输入电压为320V、输出电压为24/10/5V、AUX 为15V。 您能否详细说明测试条件以及波形(对于上述几种情况) 、在每种情况下连接到每个绕组的负载、输出功率和次级欠载所需的电压目标？

此致、

Harish

大家好、Pawel、

我想向您指出几个链接、这些链接将有助于使用 PSR 控制器调节多个输出。

PSR 控制器面临的挑战是、它需要确定负载最重的二极管何时停止导通。 在绕组负载分布不均的情况下、与拐点采样方法相比、该定点采样控制器的 Vout 采样延迟为1.7us。 因此降压间隔会因负载而异、这将影响稳压性能。 以下培训视频和文章重点介绍了影响交叉稳压性能的问题、并提供了解决这些问题的解决方案。

https://e2e.ti.com/blogs_/b/powerhouse/posts/designing-multiple-output-converters-with-primary-side-sensing

https://training.ti.com/multiple-output-flybacks-how-improve-cross-regulation

希望这对您有所帮助。

谢谢你

此致、

Harish

尊敬的 Harish：

在这种情况下、我看不到您的答案有何帮助。 尽管在每个输出端加载 U2832、并且即使输出电容降低了 ca、U2832仍会复位、无法稳定运行。 50%。 您是否获得 了 Pawel 的原理图？

此致、

Robert

尊敬的 Harish：  

感谢你的答复。 电路中进行了以下更改：  

• C19：0.1u 50V X7R
• C20：0.47u 25V X7R
• C21：1U 10V X5R
• C24：47U
• C25：220u
• 24V 时的负载：1KOhm
• 10V 时的负载：0.5kOhm
• 5V 时的负载：120 Ω
• 15V AUX 时无负载

在此配置中、我们在以下条件下测量了波形：

A) 15V AUX (CH1 -黄色)以及 D6和 R13之间(CH2 -蓝色)：

-放大：

b) R11和 R12之间(CH2 -蓝色)：

此致、  

Pawel  

大家好、Pawel、

感谢您澄清测试条件。  

VDD 保持复位、这是正常的。 您是否能够在 VDD 达到启动阈值时看到三个探索性 DRV 脉冲  如果您根本看不到这些脉冲、则 VDD 未达到启动阈值或启动时可能出现故障防止这些脉冲。

第二、请在 SD 引脚上探测 VDD 达到高阈值的时刻。 SD 引脚上应该有一个脉冲序列、该脉冲序列应指示您所面临的故障类型。  对开始/结束之间的1us 脉冲数进行计数、这将提供故障代码。

另请探测 CS 引脚。   在3个探测脉冲期间、CS 引脚电平也会在开关导通期间进行检查。 由于外部分流器中的电流、引脚上的电平预计为~50mV -任何较小的值都被视为 CS 引脚上的 GND 短路电势。

请分享上述波形/故障代码、因为它将提供调试此问题的指针。

此外、请分享设计和变压器详细信息的额定功率。  

此致、

Harish

CS 示波器(蓝色)、VDD (黄色)、50us/div：

------

cs (黄色)、Vdd (蓝色) (1s/div)：

--------

PCB 碎片：

e2e.ti.com/.../E046A_5F00_Flyback_5F00_PCB.pdf

--------

变压器数据：

e2e.ti.com/.../TI_2D00_EF20_2D00_5_2D00_10_2D00_24_2D00_7W5.pdf

我现在不在办公室、我无法提供 DRV 和 SD 的图形、我的同事很快就会提供。

提前感谢

您好 Harish、
下图 DRV ( 蓝色)、VDD (黄色)

在下图中：SD (蓝色)、VDD (黄色)

此致、
Mariusz

您好、Mariusz、

感谢您分享波形。  

DRV 信号看起来肯定不是很好(希望您不使用探头测量衰减信号)。  

根据原理图和参数中共享的设计规格、我尝试重新计算一些设计参数。 变压器数据表中提到的输入电压范围为195-265Vac (275-375VDC)、一次侧电感计算为5.2mH、RCS 约为2.6 Ω、Ra 约为25k、Rb 约为30k。 此外、当我尝试计算 RCS 的值时、结果结果大约为~2欧姆。 因此、这些值与我的计算结果大致相似、但在您的情况下、感应电阻器的值大约为1.05欧姆。 您能否分享一次侧电感的值、因为我无法在您共享的数据表中找到它？ 还应尝试减小所有电源轨上的预加载电阻器

2.首先、您能否断开 SD 引脚上的组件 RT3、运行并清除故障代码并与我共享。 这将有助于确定问题的根本原因。 从您所连接的波形中可以看出、它看起来像是26、但信号看起来是损坏的、并且 DRV 和 SD 引脚中似乎都存在噪声耦合。 下面是发生故障时 SD 引脚信号的外观快照。 在表示代码结束的脉冲序列结束时、您必须计算低电平时间为10us 的1us 脉冲数。 请尝试在没有噪声的情况下捕获该值。

3. 第二、从您共享的最新波形来看、当 VDD 达到 VDD 启动阈值时、除了某些噪声信号外、没有探索性 DRV 脉冲、 启动时可能会出现故障防止脉冲(请参阅第42页的表3)

请告诉我们您对上述内容的意见。

谢谢你

此致、

Harish

您好 Harish、
我们的 Webench 设计报告随附文件。 您能否在该文件中获取初级电感的值？e2e.ti.com/.../WBDesign25_5F00_24V_5F00_0.5A.pdf

我从 SD (不带 RT)和 DRV 引脚执行了新的示波器：
-时间为1ms 和100us 的 SD

-DRV、持续时间为500ms 和20us

我们之前所做的所有更改仍然有效：

• C19：0.1u 50V X7R
• C20：0.47u 25V X7R
• C21：1U 10V X5R
• C24：47U
• C25：220u
• 24V 时的负载：1KOhm
• 10V 时的负载：0.5kOhm
• 5V 时的负载：120 Ω
• 15V AUX 时无负载

您好、Mariusz、

感谢您发送波形。 我将仔细检查并在明天回来

此致、

Harish

您好、Mariusz、

感谢你的答复。 根据您上次连接的 Vdd 波形、黄色迹线达到15V (这是预期的)、但红色和蓝色线之间的下一个上升斜率间隔不是我们预期的。 实际上、它将是斜率下降的红线周围的精确镜像图像。 这引起了人们对以下几点的关注：

1.鼻前极性-您能从实际样本的末尾验证这一点吗？

2.不要在额定电压下打开输入。 从0V 缓慢增大电压、并观察 VDD 如何变化。 请移除测量中的任何直流偏移。 VDD (dv/dt)应从~4V 更改为14.75V、具体取决于电容为15uF、电流约为4mA

数据表的表3显示了故障的潜在来源。 由于这是一个自动重启故障、因此它必须是 VDD OV/VDD UV/交流欠压/过热之一。 SD 引脚低电平/输出 OVP。 我们将忽略 VDD 欠压/过热和 SD 引脚低电平、这会导致我们出现 VDD OV、交流欠压和输出 OVP。 VDD OV 所示的波形

4.尝试将 CVDD 电容增加到22uF，并将二极管 D6替换为  ES1D-13-F 等超快二极管

5.进行上述更改后，请分享 AUX/VDD/DRV 波形。

谢谢你

此致、

Harish

尊敬的 Harish：

Mariusz 将应用您的建议 并在短期内提供结果。
同时、我对另一个 DUT#3、R12 (0R5)和 R14||R15 (移除 R14、R14|||R15=53k5)进行了一些修改、在 VDD 处添加了齐纳15V 分流器、在 VDD 处添加了5R1串联、我向您发送了 VDD (黄色)、CS (绿色)、DRV (粉色)的示波器。

在我对电阻器进行任何修改之前、在 VDD 上添加了齐纳15V、我的 VDD 如下所示：

在施加齐纳15V VDD 之前、类似于：

请提供 VDD、CS 和 VTH 示波器的外观信息-我在 PMP11753、PMP9208或 PMP9634的任何测试报告中都没有看到该信息。

此致、

Robert

尊敬的 Harish：

Mariusz 将应用您的建议 并在短期内提供结果。
同时、我对另一个 DUT#3、R12 (0R5)和 R14||R15 (移除 R14、R14|||R15=53k5)进行了一些修改、在 VDD 处添加了齐纳15V 分流器、在 VDD 处添加了5R1串联、我向您发送了 VDD (黄色)、CS (绿色)、DRV (粉色)的示波器。

在我对电阻器进行任何修改之前、在 VDD 上添加了齐纳15V、我的 VDD 如下所示：

在施加齐纳15V VDD 之前、类似于：

请提供 VDD、CS 和 VTH 示波器的外观信息-我在 PMP11753、PMP9208或 PMP9634的任何测试报告中都没有看到该信息。

此致、

Robert

更新：

PSU 现在稳定、输出电压稳定、VDD (黄色)、CS (绿色)和 DRV (粉色)曲线如下所示、  

但输出电压比预期低3-5倍。

您是否知道如何将其置于适当的电平(24V、10V、5V)？

您好、Robert、

对于您之前的查询、RCS = 0.5且一次侧磁化电感= 1.4mH 的值满足 Excel 计算器工具中的设计限制。 将 R15的值增加到53K 似乎在10k 至20k 的 Venin 范围内、但它会改变输出阈值(OVP)、导致控制器看到更低的阈值、这可能导致关断行为。 VDD 从~5V 复位到15V 看起来很正常、 高压电流源一直在帮助它达到 VDD (START)并关闭以让偏置电压接管、但这不会发生、因此它会复位并重新启动启动序列、并且处于环路中。

很抱歉、PMP 设计没有复杂的波形、但我能够深入了解我同事在 EVM 上使用的一些波形。 如果此参考有用、您可以将其用于调试。

重复重启尝试期间的 VDD (粉色)和 DRV (绿色)(输入电压低于启动阈值时)

放大至其中一个重新启动点、显示3个 DRV 脉冲(绿色)以及 FET 源端相应的 CS 斜坡(红色)和 FET VDS (蓝色)：

进一步放大其中一个周期、显示 DRV (绿色)、CS (红色)、VDS (蓝色)和辅助绕组(粉色)：

 看看 VSENSE (粉色)而不是辅助绕组

将输入电压增加到阈值以上 、波形、DRV (绿色)、CS (红色)、VDS (蓝色)、 VSENSE (粉色)：

您根据最新帖子发送的新波形看起来更好、更令人鼓舞。 我怀疑这些较低的电压是由您增加的 R15造成的。 您能否尝试降低 R15以查看它们是否增大？ 我将进一步调试该问题。 您是否使用与15k 相同的0.5欧姆感测和 R15来获得昨天和今天之间的稳定波形？

谢谢你

此致、

Harish

最初为 R14||R15 = 53k6|53k6且 R12 = 1R05；我将其替换为 R14|||R15 = nA||43k 且 R12 = 0R69。 在 VDD +二极管替代产品( 所有 RSFLBR2 -> ES1D-13)的情况下+齐纳15V +额外的10uF/25V 电源已使 PSU 稳定。 但是、即使使用原始二极管 RS1FBLR2、但 R14||R15和 R12略有不同、我也能够使其稳定。
我将增加输出电容器、看看它是否会增加输出电压、输出电压太低(10、5V 而不是24、4、2V 而不是10V、1、1V 而不是5V)。

此致、

Robert

您好、Robert、

您能否尝试将 R15从电流43k 降低到较低的值、并查看它是否会增加输出电压？ 我认为它与该电阻器决定的输出调节设定点更相关。 请告诉我您的观察结果、

谢谢你

此致、

Harish

我尝试使用33k；它不会增加输出电压。 当我以500R 而非1k 的电阻器为24V 负载时、它再次变得不稳定、每隔几秒钟复位一次。

您好、Robert、

感谢您的反馈。 此时(24V 上为500欧姆)、10V 和5V 电压轨上有什么负载？ 它们看到的负载是否大于24V 电压轨？ 如果您可以捕获辅助绕组波形、将会更容易。

此致、

Harish

尊敬的 Harish：
我进行了变压器极性测量。 如 Vin 所示、我将 sin 信号1Vpp 60kHz。然后、我测量了输出、如下图所示：


VAUX +15V


+24V


+10V


+5V

因此、变压器极性是可以的。

2.我还没有在缓慢增加输入电压的情况下进行测试。

4.我在电路中做了一些其他的更改、其中我将 C14从15uF 更改为22uF、然后更改为100uF。 我还将 D6更改为 ES1D-13-F
您可以在下面的附加文件中找到所有更改以及原理图的当前状态：
e2e.ti.com/.../SCAN0004.PDF

在进行所有更改后、我在 Vdd 上具有稳定的电压。
在+24V 和+10V 输出上、有1k 负载。 未 加载+15V 和+5V 输出。
在下面的图片中可以看到、负载输出电压不稳定。

VDD 为黄色、DRV 为蓝色


VDD 为黄色、DRV 为蓝色。 时间1ms


VDD 为黄色、DRV 为蓝色。 时间20us


VDD 黄色、+24V 蓝色。 时间100ms


VDD 黄色、+24V 蓝色。 时间20ms


VDD 黄色、+10V 蓝色。 时间100ms


VDD 黄色、+10V 蓝色。 时间20ms


VDD 黄色、+5V 蓝色。 (未加载)时间100ms


VDD 黄色、+5V 蓝色(未加载)。 时间20ms


为了使输出信号在负载下保持稳定、我该怎么做？

此致、
Mariusz

您好、Mariusz、

感谢您的回复、很好地看到 Vdd 是稳定的、TRF 是正确的。极性是正确的。 假设值基于您最新随附的原理图、1.6欧姆的分流电阻似乎在较高的一侧。 尝试将其降低到1欧姆以满足设计限制。 此外、请单独将其中一个电源轨加载到其满额定功率、使其他电源轨保持空载、并查看其是否进行调节。 请捕获辅助绕组波形、让我知道测试是如何进行的。

此致、

Harish

同时、在另一个样本上：

目前、负载为90-105%的24V、10V 和5V 输出分别具有23.3V、10.14V 和4.61V。

修改：

VDD 和 D6/C14网络之间串联+5R1

VSENSE 上+15pF

+100u||+15V 时为10U

所有二极管更改为 ES1D13

VDD 处+齐 纳15V

源极2R2上的 R SHUNT (R12)

AUX 分频器上的 Rshunt 43k|||43k (R14||R15)

+10p/100V || D4

24V 和10V 时为+100uF

直流+网络之前的+47uH 串联电感器

逆变器不会复位且电压稳定、但将 R12从2R2更改为2R4已导致 VDD 每隔几秒复位一次。

我拍摄了红外照片 、 开关温度为55摄氏度、齐纳二极管温度为142摄氏度。 齐纳二极管实际上过热。 几到几分钟的连续运行后进行测量。  VDD 上的任何负载、即使是2kOhm -几 mA -也会导致 VDD 下降、并且逆变器根本不会上升。

我附加了一个示波器：黄色- VDD；红色- DRV；蓝色- VSENSE；绿色- CS (有趣的是、VSENSE 对探头闭合很敏感、C10上的 VSENSE + 15pF 负载在 V24上增加了2V)。

问题：

1.如何减少齐纳15V 的过热？

2.是否有方法使用 AUX /VDD 获得15V、35mA 电流？ 或者如何以最优雅的方式实现它？

此致、

Robert

您好  Harish、
我只在168R 时加载了+24V 输出、因为该输出的最大电流为150mA。 其他输出、我已空载。
我还根据您的建议将 R12的电阻从1R6更改为1R0。

1.仅在+24V 输出和 R12=1R6上使用负载168R 进行测试。 黄色- Vdd、蓝色- Vaux。 时间200ms

 

仅在+24V 输出且 R12=1R6上使用负载168R 进行测试。 黄色- Vdd、蓝色- Vaux。 时间20ms



3. 仅在+24V 输出和 R12=1R0上使用负载168R 进行测试。 黄色- Vdd、蓝色- Vaux。 时间200ms



4.仅在+24V 输出且 R12=1R0时使用负载168R 进行测试。 黄色- Vdd、蓝色- Vaux。 时间20ms



5. 仅在+24V 输出和 R12=1R0上使用负载168R 进行测试。 黄色- Vdd、蓝色- DRV。 时间5ms



6. 仅在+24V 输出和 R12=1R0上使用负载168R 进行测试。 黄色- Vdd、蓝色- DRV。 时间50us



7. 仅在+24V 输出和 R12=1R0上使用负载168R 进行测试。 黄色- Vdd、负载+24V 上的蓝色电压。 时间100ms



8. 仅在+24V 输出和 R12=1R0上使用负载168R 进行测试。 黄色- Vdd、负载 +24V 上的蓝色电压。 时间20ms

我在+24V 输出上进行了1k 测试、Vdd 已开始复位
仅在+24V 输出和 R12=1R0上使用负载1K 进行测试。 黄色- Vdd、蓝色- Vaux。 时间500ms



仅在+24V 输出和 R12=1R0上使用负载1K 进行测试。 黄色- Vdd、蓝色- Vaux。 时间20ms



此致、
Mariusz

您好、Robert、

感谢您的跟进。 非常令人鼓舞的是、您能够在高达90%的负载下运行该器件并使系统保持稳定。 波形对我来说是可以的。

关于齐纳二极管发热问题(左图)，由于辅助电路随输出电压变化而变化，钳位齐纳二极管的功率损耗与器件上的压降有关。  对于使用 BJT 来降低电压的更稳健解决方案(右图)、让我知道该电路是否通过降低热耗散而工作。

 无法将大型外部负载连接到 UCC2863x 的 VDD 引脚、因为该负载(与齐纳二极管一起)会消耗过多电流、并会限制可用的充电电流为 VDD 电容器充电。 在这种情况下、Vdd 电容器相当高、连接负载将使 VDD 电容器几乎无法充电、因此它将重新启动。 尝试减小电容器值。

大家好、Mariusz、我将介绍波形、下周早些时候再见。 顺便说一下、此板和 Robert 正在研究的另一个板之间存在任何硬件/原理图差异。

此致、

Harish

您好、Robert、

这只是一个关于负载辅助绕组的快速建议。

如果您要从 VDD 轨为其他负载加电、则需要从 IC VDD 轨对负载路径进行去耦/分离、以允许 IC 启动。


HV 引脚只能通过 VDD 引脚提供有限数量的电流、以便为外部 VDD 电容 C14充电。 避免将任何负载直接连接到 C14/VDD 引脚。

您需要使用另一个与 D6相同的整流器二极管和另一个电容、并将它们连接到辅助绕组、以生成为其他负载供电所需的电压(它将是一条并联路径)。

这将允许 HV 电流源在其他负载去耦时为 VDD 电容 C14充电、并且无论其他负载如何、VDD 都将始终充电至启动电平。  主新电源轨消耗的功率应添加到主电源轨、以确保在功率级设计中考虑总功率。 希望这对您有所帮助。

谢谢你

此致、

Harish