HELO:
因此、在反复观察关断事件后、我们采用了几个示波器:这只有在我们解决了反复测试的转换器模块上出现导通时耗尽模式器件(SOT23封装、最大电流~ 2mA)的故障后才可能实现。
我们使用了 D2PAK 器件。 从那时起、即使我们不得不多次打开以获取波形、也没有看到故障。
如许多场合所述、CS 引脚信号确实失真很大:是由于仪表检测造成的还是实际的 CS 引脚信号?
我认为这是真实的。
请参见 RCS 和 CS 引脚(滤波电容器两端)上电流感应信号的 pix
e2e.ti.com/.../slides_5F00_28782_5F00_startup.pptx
但是、什么会导致该 VREF 失真?是关断的原因吗?
是否可以采用旧的"基于 Bergeron 图的方法添加 CS 引脚"端接"? 是否应通过电容器对该端接进行去耦、以使 CS 引脚上的电流没有一部分?
如果是、任何人认为最有用的是什么?
BTW:我们的 PCB 布局遵循 TI 评估板。 此外、许多解决方案的功率高达80W ...但由于故障、我们在寻找根本原因时突然面临此问题。
我们要理解的是、当我们认为我们的设计适合市场时、这个问题突然出现!
如果在解决这一原因方面有任何帮助,我们将不胜感激。
R