• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 1158 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BQ40Z50：CHG 和 DSG 引脚的电压电平

admin
Guru**** 2577385 points
Other Parts Discussed in Thread: BQ40Z50, BQ28Z610

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1114600/bq40z50-voltage-levels-of-chg-and-dsg-pins

器件型号：BQ40Z50
主题中讨论的其他器件： BQ28Z610

各位专家：

你好。 在该问题上寻求您的帮助。

我们有一个 BQ40Z50RSMT-R1电池组控制器 IC 的新项目。

为了能够模拟由 CHG 和 DSG 两个引脚控制的 MOSFET、我尝试在数据表中找到这两个引脚的电压电平是多少。

查看数据表(SLUSCB3–2015年7月)、在第7.18节中列出了 V (feton)和 V (fetoff)两个电压。 现在看一下导通电压典型值为11.5V、关断电压典型值为0V 左右、我看不到高侧 NMOS-FET 在漏极和源极电压之间在11.5V 电平(明显低于18V)下具有低阻抗。
或者、我是否需要解释要从与0V 不同的基准进行计数的 V (feton)电压？ 如果 Vbat 为该基准、那么当18V+11.5V = 29.5V 时、我们将在建议的26V 工作条件下(如第7.3V 节所示)运行。

我只是在该数据表中看到了太多的矛盾、您能帮我理解吗？

此致、
阿尔基·A.

  • 0
    TI__Guru**** 2577385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Archie、

    最重要的是 Vgs 电压与 Vth 的比较。 CHG 和 DSG 以 BAT 和 PACK 为基准、导通电压表示 Vgs 为11.5V 左右。 数据表中说明了如何参考这些信号：

    因此、是的、VFET 导通不以0V 为基准、而实际上是 FET 的源极电压。 它使用电荷泵实现此目的。 您可以看到、与 GND 相比、它的电压非常高。  

    对于 CHG 和 DSG 上的26V 建议最大值、这似乎令人担心。 我在我的 EVM 上进行了测试、并在电池组电压为16V 时获得27V 电压(以接地为基准)。 好消息是、在正常条件下、您无法超过 absmax、但在正常条件下、您可以超过建议的最大值仍然很奇怪。 请告诉我、如果您想让我深入探究这个问题、我可以看到我能找到的内容。

    谢谢、

    Alex M.

  • 0
    TI__Guru**** 2577385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Alex：

    感谢您提供相关信息。

    除了建议的最大工作条件外、 我们 还尝试了解在以下两种电池组使用情况下 DSG 和 CHG 引脚上存在的电压电平：
    (a)电池组处于空闲状态(PRES_N 为高电平)、PACK+和 PACK-之间的电压将为0V
    (b)电池组正在放电(PRES_N 为低电平)、PACK+和 PACK-之间的电压将等于电池输出(4P - 1N)减去两个 MOSFET 压降(Q2、Q3)上的压降

    您能否帮助我找到引脚 DSG 和 CHG 上的绝对(以 GND 为基准)电压？

    在随附的客户屏幕截图中、他们尝试在解释中填写看似不正确的绝对电压。
    -绿色字体中的值以 V_bat (=18V)为基准、因此要以0V=GND 为基准、它们添加了18V。
    -黄色似乎被添加到 V_pack、当 FET 关闭时、它将为0V。

    谢谢你。

    Rgards、
    阿尔基·A.

  • 0
    TI__Guru**** 2577385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Archie、

    表中填充的值是正确的。 您的客户为什么认为他们不是这样？ 为了使 FET 关断、监测计会将栅极与源极短路、从而使差值为~0V、然后在导通时使用电荷泵相对于源极~11.5V。  

    这是数据表中的架构。 DSG 会更复杂一点、因为它使用电荷泵的电池供电、因为正如您提到的、电池组可以为0V。 您能详细说明一下问题是什么吗？ 器件是否可以超出建议的最大值？

    谢谢、

    Alex M.  

  • 0
    TI__Guru**** 2577385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Alex：

    感谢您的回答。

    客户使用 NMOS-FET 进行了 Spice 仿真、因为评估板上也有 Spice 仿真。 它们的仿真结果表明、当栅极和源极之间存在0V 差值时、输出上的 PACK+仍然大约为12.2V。 因此电池组并未真正关闭。

    现在、他们在硬件上进行了一些测量、并测量了以下结果：

    当电池输出关闭时、CHG 和 DSG 均为0V (绝对值、以 GND 为基准)。
    当电池输出打开时、CHG 和 DSG 均驱动至27.5V 左右。

    不知道他们 的 BQ40Z50是否可能是其他版本(它是 R1)、但这种观察结果与数据表的说明不符。 在关闭 FET 时、BQ40可以很清楚地将/驱动器拉至0V 绝对值。

    在您所附的简化架构图中、DSGOFF 似乎会拉至 GND -至少在 DSG 驱动器上是如此。
    绝对电压确实会有所帮助。

    谢谢你。

    此致、
    阿尔基·A.

  • 0
    TI__Guru**** 2577385 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Archie、

    第一次在电路板上进行测量时、我在 PACK+上使用了一个电阻负载、该负载在 DSG 闭合时接地。 在这种情况下、Vgs 和 DSG 到 GND 都为0V。 我在连接充电器的情况下再次尝试、看看它是否会有所不同。 当 DSG 关断时、我测得的 DSG-GND 约为16V、接近 PACK+电压。 因此、正如数据表所示、我有0V 的 Vgs 值。  

    因此、我不确定我们为什么会看到不同的东西。 您的客户是否尝试测量过0V 外壳中的 Vgs？ 如果 FET 确实将栅极拉至0V、而 PACK 仍处于高电平、则会有负 Vgs。  

    在图中、如果连接了充电器且电池组仍处于高电平、DSG 可被拉至电池组；如果存在负载且电池组正在拉至接地、则可拉至 GND。  

    我在 BQ28Z610上的一个不相关项目中获得了此示波器截图、但同样的想法也适用。 我碰巧将 DSG 和 PACK 作为 GND 基准信号进行测量、而数学函数是 Vgs (DSG-PACK)。 因此、如果 PACK 变为0V、DSG 变为0V 并不不合理。 重新阅读您的帖子、似乎您的客户已经将这两个条件混为一谈、这会导致混淆。  

    这是一个与硬件相关的问题、因此不同的固件版本无法对此进行解释。 请让您的客户仔细检查他们的设置、因为我的产品正在根据数据表工作。

    谢谢、

    Alex M.