This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1114966/ucc21530-q1-how-to-consider-the-channel-to-channel-voltage-outside-the-chip
您好、专家、
如下所示、数据表指定 了芯片内部的通道间电压。 但是、如何在芯片之外考虑该参数？ 它与硬件设计相关。 谢谢。
BR、
ElecCheng
您好、 电子
感谢您的提问。 我们的专家因美国假期而今天不在办公室、并将在接下来的几天内与您联系。
此致、
Leslie
您好、电子
我想我理解您在这里提出的问题、如果我错了、请纠正。 尽管内部通道隔离电压为1850V、但灰尘和湿度等外部环境因素会降低该值。 IEC 60664-1标准规定了最大通道电压、并考虑了材料组、污染等级和通道间距。
您好、Krysian、
客户提出这个问题、因为他们想知道如何设计外部电路、所以不会浪费这个好的规格。 他们想知道、此参数如何指示外部设计以及需要注意的事项。 请告诉我吗？
请您详细解释一下吗？ 谢谢。
我给你发了一封电子邮件。
