This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1111618/tps548d22-tps548d22-sw-jitter
请教一下，TPS548D22 SW开关抖动比较大是什么原因？是因为FSEL被干扰或者AGND被干扰吗？
Jiajun 仁
如果我不理解您的问题、请原谅我、但我不得不使用 Google 翻译。
"TPS548D22 SW 开关出现大抖动的原因是什么？ 是因为 FSEL 受到干扰还是 AGND 受到干扰？"
否、这不是 FSEL 或 AGND 中的干扰所致。 TPS548D22使用 TI 的 D-CAP3控制拓扑、这是恒定导通时间脉宽调制的变体、使用内部生成斜坡来仿真输出端的 ESR 纹波电压。 这是一种脉冲频率调制(PFM)形式、可以看到具有恒定脉冲宽度的逐周期脉冲宽度自然变化、这就是为什么您在中心脉冲的脉冲宽度上几乎看不到抖动的原因。
这种控制形式下常见的抖动级别取决于内部斜坡的下降斜率、该斜率由 FSEL 引脚选择。 较大的斜坡(较低的 R)将产生较少的逐周期抖动、但对瞬态的响应速度较慢。 较小的斜坡(较高的 R)将产生更多的逐周期抖动、但对瞬态的响应速度更快。
外部电容、电容纹波和 ESR 纹波的数量也会影响观察到的抖动水平。 输出电容更小、电容纹波更多(与开关异相)和 ESR 更低的系统通常会显示更多的周期抖动。
此外、较低的输出电压具有较长的关断时间和功率下降斜坡斜率、通常会产生更多抖动、因为关断时间比较器中的固有噪声会在关断时间检测的时序上产生更多不确定性。 然而、频率抖动对输出电压的影响通常很小、在 RSP 节点上小于1mV。
当预计会出现抖动时、随着控制环路尝试消除这种噪声注入感应输出、注入差分感应 RSP - RSN 的噪声也会增加抖动。
感谢你的答复。 那么 、应该在恒定导通时间控制拓扑中控制多少抖动、或者不需要控制多少抖动？
这取决于设计的需求和细节、但通常开关周期的+/- 10%(总计20%)是正常的。 这样的随机脉冲频率抖动将提供自然的展频、从而减少设计 EMI 曲线中的峰值和杂散。
该设计具有多大的输出纹波？
FSEL 为内部斜坡发生器选择什么？
根据 数据表、3.3V 输出电容为600uF 纯 MLCC、内部斜坡发生器的 FSEL 为 Rx3。 输出纹波大约为10mV、但抖动超过20%。 将输出 MLCC 添加到800uF 后、纹波降低到6mV、抖动降低到16%。 我是否可以增加斜坡补偿？
如果您想降低抖动、我建议您更新 FSEL 电阻器选择、以选择 Rx2甚至 Rx1斜坡、这样可以通过增大斜坡斜率来减少您看到的抖动、而不是增加 Cout。
但是、您共享的波形中的抖动小于20%。 标称开关周期为1.6μs μ s、抖动范围为274ns。 1.6μs μ s 的20%将为320ns。
该波形显示了19A 时0.92V 电源轨的抖动。 选择 R/2斜坡并增大 Cout 后、19A 时的抖动仍超过20%、而0A 时的抖动为15.3%。 否则、我可以做些什么来降低抖动？
Jiajun、您好！
Peter 本周已不在办公室。 团队中的某个人将帮助研究这一点。
谢谢！
Tahar
您好、Jiajun、
另一个需要注意的问题是噪声注入到差分感应 RSP - RSN 中。 请在 RSP 和 RSN 引脚之间并联一个1nF 陶瓷电容器、以查看这是否有助于减少抖动。
