• 状态 Resolved
  • 已锁定 已锁定
  • 回复 13 回复
  • 订户 0 订户
  • 视图 283 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS650861：瞬态响应问题

admin
Guru**** 2390735 points
Other Parts Discussed in Thread: TPS650861
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1104642/tps650861-transient-response-issue

器件型号：TPS650861

您好！  

在此设计中、我们使用 TPS650861为 NXP LS1046处理器供电。  

电源排序如下：CTL1将为 Buck3>降压4>降压1 > LDOA3 CTL2>降压2和 CTL3 >降压6加电。  

我们在 CTL1序列中遇到降压稳压器(4、3、1)的瞬态响应问题。

降压3是第一个导轨上电。 降压 4 轨 根据 BUCK3的 CTL1和 PWR 状态进行定序。  根据 降压4的 CTL1和 PWR 正常对降压1进行定序。

对于所有3个电压轨、斜升不平稳。 OTP 针对 DVS 使能、25mV 步长 和 64ms 上升时间延迟进行了编程。

已连接 OTP 发生器表和针对降压 3和降压 4的波形捕捉 。

CTL2和 CTL3电压轨正常。 是否有方法可以改善瞬态响应。 请提供建议。

e2e.ti.com/.../PMIC-OTP.xlsx

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Divya、

    您能否提供原理图的 PDF 副本？ 如果您需要私下共享文档、我可以设置一条直接消息。

    我还想查看另外几个示波器截图：

    • 能否 在一张图片中提供 VSYS、LDO5P0、CTL1和 BUCK3的示波器捕获。 如果可能、请显示所有波形的上升沿。 我想查看每个信号的时序。
    • 您能否 在一张图片中提供 CTL1、BUCK3、BUCK4和 BUCK1的示波器捕获。 请也显示这些波形的上升沿、以便我查看时序。

    仔细检查 TPS650861 器件的原理图检查清单、并确保放置所有必要的外部组件。 在我看到原理图后、我可以提供更详细的分析。

    此致、

    James

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 James、

    您能否在我的电子邮件 ID 上直接给我留言、以便我可以与您分享详细信息。

    谢谢、

    Divya

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Divya、

    请接受我刚才给您的朋友请求。 接受请求后、您可以在论坛上的此处将鼠标悬停在我的姓名上、然后选择"发送私人邮件"。 您也可以从您的个人资料好友列表中执行此操作。

    此致、

    James

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Divya、

    我目前有大量的支持请求、但我将在接下来的2个工作日内根据我的建议更新此主题。

    此致、

    James

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Divya、

    在我看一下原理图时、您能否提供这些示波器捕获？ 我将在下面再次发布它们：

    • 能否 在一张图片中提供 VSYS、LDO5P0、CTL1和 BUCK3的示波器捕获。 如果可能、请显示所有波形的上升沿。 我想查看每个信号的时序。
    • 您能否 在一张图片中提供 CTL1、BUCK3、BUCK4和 BUCK1的示波器捕获。 请也显示这些波形的上升沿、以便我查看时序。

    此致、

    James

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Divya、

    查看原理图后、我的反馈如下：

    • 对于 PVINLDOA2_A3、我们建议使用4.7uF 陶瓷电容器、看起来您目前放置的电容器是47uF。 这可能与您的瞬态响应问题有关、因为这是建议电容值的10倍。
    • FBVOUT2和 FBGND2上的电阻器显示"DNP"。 如果其他一些组件关闭了连接、则没关系。
    • 确保 CTL1未在电源序列的早期拉高。 如果没有示波器捕获来显示 VSYS、LDO5P0、CTL1和 BUCK3的时序、我很难判断序列的整体外观。 仅当 VSYS 和 LDO5P0均稳定后、才应将 CTL1拉至高电平。
    • 仔细检查有问题电源轨的电感器、输出电容器和 ILIMx 电阻器等式。 您的组件在我看来很好、但这可能是一个安全的预防措施。

    此致、

    James

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 James、

    感谢您的回复。

    我们尝试了 PVINLDOA2_A3的4.7uf。  瞬态响应没有改善。

    FBVOUT2和 FBGND2上的电阻器已组装。

    VSYS 和 LDO5P0稳定后、CTL1为高电平。

    请查找随附的电源轨波形。 请查看并提供反馈。

    谢谢、

    Divya

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Divya、

    您能否尝试断开 PMIC 的所有负载并再次测试降压输出？ 波形看起来是一样的吗？ (请告诉我这些示波器捕获是否在没有负载的情况下进行)。

    您是否有另一个可测试的 TPS650861器件？ 您是否在其他设备上或仅在一个设备上看到相同的问题？

    BUCK4在 BUCK3 PGOOD 被置为有效前不应被激活。 在电源轨处于正确的电压电平之前、不应将 BUCK3 PGOOD 置为有效。 现在、我看到 BUCK4在 BUCK3达到目标3.3V 之前升高。 该瞬态响应异常、但我认为更重要的问题可能是器件未正确响应 PGOOD 逻辑。 BUCK3上的行为应该导致器件中的电源故障。 如果电源轨在~10ms 内无法达到目标 VOUT、则器件应发出复位命令并开始新的电源循环。 这张图片来自数据表：

    此致、

    James

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 James、

    共享的波形与连接的负载有关。 我无法选择断开定制板中的负载。

    我在没有负载的情况下检查了 TI 评估板。TI 评估板中加电和断电序列的 PFA 快照。

    对于断电序列，可在评估板中观察到阶跃响应。 看起来与数据表规格不同。

    我们在测试的所有3个板中观察到相同的响应。 PGOOD 的工作方式可能不正确、但来自 CTRL 的第一个降压稳压器显示阶跃响应。 第一个电源轨不依赖于任何 PGOOD。  

    上电后电源轨保持稳定。 我们假设不会生成电源故障。 我正在检查输出电容器的优化情况、并尝试调整上升时间。

    请分享您对此的想法。

    谢谢、

    Divya

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Divya、

    EVM 上的加电波形看起来更干净、因此 PMIC 与定制板上负载的交互方式可能存在问题。  

    至于断电行为、我再看一下 OTP、我注意到 所有电源轨都在 OTP 发生器的"其他详细信息"选项卡中设置为"无放电"。 尝试将所有电压轨更改为100欧姆、以便电源轨可预测地放电。 此问题在定制电路板上可能不明显、因为负载会在断电期间从器件中拉出多余的电荷。

    我已将 OTP 设置加载到评估模块并运行了一些我自己的测试。 在 这些测试期间、我启用了100欧姆放电：

    针对所有电源轨启用了100欧姆放电阻的 OTP 发生器(尝试在 OTP 中更改此值)

     CTL1 (黄色)> BUCK3 (红色)> BUCK4 (蓝色)> BUCK1 (绿色)的加电序列

     CTL1 (黄色)> BUCK3 (红色)> BUCK4 (蓝色)> BUCK1 (绿色)的断电序列

    如果您从定制电路板上对波形进行更多测量、您能否分享 FB3、FB4和 FBVOUT1引脚的一些示波器捕获？ 我想了解一下在奇怪的瞬态行为期间降压稳压器从输出中接收到的内容。

    此致、

    James

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 James、

    来自定制板的 FB3、FB4、FBOUT 引脚的 PFA 波形。

    谢谢、

    Divya

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Divya、

    感谢您分享这些示波器截图。

    我的电流理论是、您需要在 OTP 设置中启用放电电阻器、以便在电源轨应该斜升之前、不会在降压输出上累积电荷。 目前、您已将 BUCK3、BUCK4和 BUCK1设置为64ms 延迟计时器。 在示波器捕获中、我们可以看到、在每个电压轨上的64ms 计时器过期后、降压稳压器直接斜坡至其目标电压。 所有意外的瞬态行为都发生在每个电源轨上的64ms 计时器完成之前。 我认为、在延迟计时器完成且允许使用 DVS 斜升降压之前、PMIC 不会检查电源故障。 这将解释为什么不会针对奇怪的瞬态行为发出复位信号。

    作为额外的检查、我打开了我们为  NXP L1043提供的 OTP 发生器文档、该文档来自与您的器件相同的处理器系列。 如果您查看"其他详细信息"选项卡、可以看到建议的设置适用于所有电源轨、以设置100欧姆的放电电阻：

    我建议您将 OTP 中的所有电源轨更改为100欧姆放电阻器。 如果在 VSYS 和 LDO5P0上升至稳定电压后能够保持 CTL1信号为低电平、则可以将 DISCHCTL1寄存器的值(R = 0x40)更改为0x51并写入寄存器。 这将在 BUCK3、BUCK4和 BUCK1上启用100欧姆放电阻器。 这对于快速测试而言应该足够好。

    您可以从此处将 CTL1拉至高电平、然后查看新的 OTP 设置是否解决了瞬态问题。 此方法允许您测试修复程序、而无需刻录到新的 OTP 存储器组中。 但是、只有在手动编程过程中更改 DISCHCTL1时才能将 CTL1保持在低电平。

    如果无法将 CTL1保持为低电平、则需要将更新的设置刻录到 PMIC 上的存储器组1中、因为这是上电问题。 器件在下电上电时、将恢复为默认编程设置、因此对 DISCHCTL1寄存器的任何更改都将丢失。

    此致、

    James

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Divya、

    您需要注意的另一个事项：

    由于 EVM 测试的上电波形是干净的、并且未显示异常瞬态行为、因此可能存在处理器泄漏问题。 BUCK4上电压响应的时序与 BUCK3和 BUCK1上的阶跃响应一致。

    此类测试需要通过移除处理器或以其他方式从负载系统断开 PMIC 来完成。 如果不能做到这一点，就很难找到问题的根源。

    除了更改放电电阻设置和在没有处理器负载的情况下测试 PMIC 之外、您还可以尝试减少64ms 延迟时间。 大多数处理器不需要在所有电源轨上具有如此长的延迟时间。

    此致、

    James