[参考译文] TPS2663：如何使用 VPGTHR

您好、Rakesh

感谢您的重播。

栅极增强型(HS_FET)变为高电平的条件是什么？

此致、

Watanbe

谢谢  Rakesh

请告诉我以下三个问题。

(1)上面提到的栅极是指方框图的哪个部分？

(2)在上面的方框图中、当 PGTH > 1.2V 时、PGTH 的迟滞比较器的输出变为低电平、PGOOD 不变为高电平？

(3)当 SHDN 端子断开时、RS 触发器的输入端子 R 是否始终为低电平？
通过检查我们的系统、当 SHDN=OPEN 且 PGTH 低于阈值时、PGOOD 变为低电平。
在方框图中、如果 R 始终为低电平、PGOOD 似乎永远不会变为低电平、因此行为不匹配。

此致、 Watanabe

您好、 Watanbe、

1A)内部 FET 的栅极

2A)您说得对、PGTH 比较器的极性应相反。

3A) 我们将检查此问题并返回给您。

此致、

Rakesh

谢谢  Rakesh

1A)您能否告诉我内部 FET 的栅极在栅极控制逻辑中超过 VIN+3V 的条件？

2a)您的评论" PGTH 比较器的极性应反转"的意思是什么？
它是 PGTH 比较器的输出吗？ 还是输入？

3A)好的。

此致、 Watanabe

您好、 Watanbe、

1A)当 Swen 为高电平时

2A)

3A) 当 SHDNb 打开时、它在内部被拉至高电平、然后 PGTH 引脚将决定 PGOOD 输出的状态。 如果 PGTH 为低电平、PGOOD 为低电平、且 PGTH 为高电平、则 PGOOD 为高电平。 因此、SHDNb 和 PGTH 信号的或门是正确的。

您好、 Rakesh、

1A)我认为、在启动期间、当 Vout 达到 Vin (Vin_sys)时、Swen 会变为高电平、但在方框图中、比较器的输出相反、因此在 Vout 达到 Vin (Vin_sys)之前、Swen 会变为高电平。 我的想法是否正确？

2a)我明白了。 谢谢你。

3A)如果 SHDN 开路并在内部上拉至2.7V、SHDNb 将始终为高电平、因此无论 PGTH 的状态如何、或门输出都将始终为高电平。 或门输入的 SHDNb 是否反向？ 还是输出 SHDNb 的比较器的极性相反？

此致、 Watanabe

让我检查一下、然后返回给您！

您好、 Watanbe、

1A)正确。 当 IN_SYS 高于比较器的+ve 输入时、比较器的输出为0、然后在进入与门之前进行反向

2a)好的

3A)明白你的意思.. SHDNb 应为取反。 现在、有道理。

此致、Rakesh

您好、 Rakesh、

感谢你的答复。

1A)上述比较器输出是否仅在反向连接中变为1并在进入与门之前进行反向？
在这种情况下、我认为 PGOOD 会在启动时 Vout 开始上升的同时变为高电平。但是、在数据表的图21和我们的系统中、当启动时 Vin = Vout 时、PGOOD 会变为高电平、因此我认为它与方框图不匹配。

3a)我明白了。谢谢。

此致、 Watanabe

您好、 Watanbe、

是否仅在反向连接中、上述比较器输出变为1并在进入与门之前被否定？

Rakesh->Yes

我们的设计人员确认上述电源正常模块是正确的。  您能否逐步说明它不匹配的地方。