• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 74 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21750：UCC21750隔离式栅极驱动器

admin
Guru**** 2386610 points
Other Parts Discussed in Thread: UCC21750
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1059997/ucc21750-ucc21750-isolated-gate-drivers

器件型号：UCC21750

您好！

我们目前正在应用中使用 UCC21750驱动器(三相逆变器400V 10kW)。

在某些情况下(在分析中)、驱动器会在大约1ms 内停止 PWM。

这种行为似乎类似于激活内部欠压查找或激活短路保护。

 

C4 ：带有高抑制差分探头的栅极电压

C5 ：带差分探头的栅极电压

C6：所有驱动器的 DRV 标志，具有附加监控功能

C4 ：带有高抑制差分探头的栅极电压

C5 ： UCC21750的 FLT 标志

C6： UCC21750的 RDY 标志

当‘器停止时，我们会在驱动器的“长停止”(tFLTMUTE 或 tRDYHLD)之前观察到栅极电压上有一个额外的脉冲。

您是否有什么想法会导致这种行为？

 

C5和 C6 ：驱动器的 PMW_H 和 PMW_L 输入

C4 ：带有高抑制差分探头的栅极电压

另一个问题是、在 VCC=3、3V 和 VDD=15V 时发出 RDY 标志

您是否有什么想法会导致这种行为？

非常感谢您的支持。

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    霍卢、

    [引用 userid="488912" URL"~/support/power-management-group/power-management/f/power-management-forum /1059997/ucc21750-ucc21750-isolated gate-drivers"]其他问题，通过 VCC=3、3V 和 VDD=15V[/引用]提高 RDY 标志

    您能澄清一下吗？ 听起来就像您说的那样、当 VCC=5V 时、没有问题、但是

    或者、您是否意味着 RDY 标志始终在 VCC=15V 时发出？

    [引用 userid="488912" url="~/support/power-management-group/power-management/f/power-management-forum 1059997/ucc21750-ucc21750-isolated gate-drivers"]您是否有什么想法会导致此行为？

    您能否在每个引脚上测量的 RDY/FLT 下降时为以下引脚提供示波器截图。

    IN+/IN-(如果是接地、则无需共享)

    VDD

    Vee

    VCC

    DESAT

    RDY

    弗尔特

    还有其他问题吗？

    *您是否使用互锁来实现输入 PWM？ 给定了多少死区时间？ 如果可能、放大输入 PWM hs 和 ls 的屏幕快照会很好。

    *哪个驱动程序触发 RDY/FLT？ HS 或 LS？ 它是否一致？

    *这似乎是在 HS 的特定占空比下发生的

    *您如何探测输入侧信号？ 带探头和尖端/尾纤？ 它们的噪声很大、这让我想知道是否存在由 EMI 耦合的错误导通、由于 VIH 电平降低、在低 VCC 时可能会更糟

    * GATEH 和 Gatel 是否使用相同的探头？ 我认为不是因为 GATEH 的噪声要大得多、但我不想检查。

    此外、我们还必须查看从驱动器到电源开关和布局的原理图。 我们已经看到布局/原理图会直接导致这种情况。

    我们可以通过 e2e 消息或电子邮件以私密方式共享。

    最好

    Dimitri

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    [引用 userid="439106" URL"~/support/power-management-group/power-management/f/power-management-forum /1059997/ucc21750-ucc21750-isolated-gate-drivers/3921913#3921913"]

    您能澄清一下吗？ 听起来就像您说的那样、当 VCC=5V 时、没有问题、但是

    或者、您是否意味着 RDY 标志始终在 VCC=15V 时发出？

    [/报价]

    在 VCC = 3、3V 和 VDD = 15V 时、RDY 标志始终升高。

    [引用 userid="439106" URL"~/support/power-management-group/power-management/f/power-management-forum 1059997/ucc21750-ucc21750-isolated-gate-drivers/3921913#3921913"]*您是否使用互锁来实现输入 PWM？ 给定了多少死区时间？ 如果可能的话、输入 PWM hs 和 ls 的放大屏幕快照会很好。[/引述]

    是使用互锁。 死区时间= 200ns

    [引用 userid="439106" URL"~/support/power-management-group/power-management/f/power-management-forum 1059997/ucc21750-ucc21750-isolated-gate-drivers/3921913#3921913"]*哪个驱动程序会触发 RDY/FLT？ HS 或 LS？ 它是否一致？

    HS 和 HL

    [引用 userid="439106" URL"~/support/power-management-group/power-management/f/power-management-forum /1059997/ucc21750-ucc21750-isolated-gate-drivers/3921913#3921913"]*您如何探测输入侧信号？ 带探头和尖端/尾纤？ 它们的噪声很大、这让我想知道是否存在由 EMI 耦合的虚假导通、而在低 VCC 下、由于 VIH 电平降低、这种情况可能会更糟[/QUERP]

    每个带 探头 TIVP02的栅极(隔离式测量系统| Tektronix)

    在您的应用中难以访问输入信号(集成问题)、因此、此信号(输入侧)的测量存在噪声(电路板 GND 和示波器接地之间的高噪声水平)。

    当未执行输入侧测量时、也会出现接面行为)

    "噪声"测量允许得出结论、驱动器的"1ms"停止不是由您的控制器(DSP)引起的

    当驱动器停止时，APWM 信号为低电平，RDY 信号下降，当 RDY 信号为低电平时 FLT 输入下降一小段时间(参见第二幅图(蓝色和橙色信号)

    [引用 userid="439106" URL"~/support/power-management-group/power-management/f/power-management-forum /1059997/ucc21750-ucc21750-isolated-gate-drivers/3921913#3921913"]* GATEH 和 Gatel 是否使用同一探针？ 我认为不是因为 GATEH 噪声要大得多、而是不需要检查。[/QUERQ]

    不可以、我为每个栅极使用了探头 TIVP02 (隔离式测量系统| Tektronix)。

    感谢你的帮助

    此致

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    霍卢、  

    当检测到 RDY 下降时 APWM 停止、~1ms 的保持时间是就绪保持时间。  

    3.3V 时发生这种情况的事实让我认为 VCC 上有噪声耦合在中  

    我的第一个建议是测量 VCC、VDD、VEE 并添加额外的旁路电容器(使用2个电容器-> 100nF + 2.2uF 或更高电容器、靠近器件引脚<5mm)

    您能否共享原理图、最好是布局？ 这将有助于很多人了解是否有任何事情会加剧 这类 问题。  

    最好

    Dimitri