• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 236 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21750-Q1：ucc21750的引脚12 RDY 信号被 gatedrive 异常拉低

admin
Guru**** 2382480 points
Other Parts Discussed in Thread: UCC21750
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1133042/ucc21750-q1-the-pin12-rdy-signal-of-ucc21750-is-abnormally-pulled-low-by-gatedrive

器件型号：UCC21750-Q1
主题中讨论的其他器件：UCC21750

在什么条件下、ucc21750q1的 pin12rdy 信号会被下拉？

在我的应用中、当 Vdd 和 VCC 都正常时、RDY 信号偶尔会被网关主动下拉。 根据我的经验、它是由干扰引起的、

我想问 TI 工程师您是否遇到过类似的问题。 是否有任何推荐的解决方案？

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Xinchao、

    感谢您关注 UCC21750器件。 RDY 信号将变为低电平、主要在 VCC/VDD 电源低于 UVLO 阈值时。

    最好了解您的电路板原理图以及在[具有短接地环路]的器件附近测得的以下信号、以便我们更好地了解情况。

    您能否分享以下内容、

     1.栅极驱动器应用原理图

    2.观察此类行为时测量 VCC、VDD、RDY 和 OUTL。

    如果您不想在公共论坛中共享原理图、可以通过电子邮件与我们共享。 让我向您发送一个朋友请求，以便您可以获取我的电子邮件 ID。

    谢谢

    Sasi