This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1133779/ucc20520-is-there-an-internal-pull-down-resistance-from-the-gate-to-source
大家好、
我的客户对 UCC20520有疑问。
是否有从栅极到源极的内部下拉电阻？ 从数据表中看、它看起来不是。 但如果不是这样， 它们在栅极和源极之间会产生什么样的泄漏电流？
谢谢、 劳伦
您好 Lauren、
根据 FET 的漏极和源极未导通时的高阻抗(不将输出驱动为高电平或低电平)、通过输出的任何泄漏电流都将非常小。 我们没有在数据表中指定此参数、但我们已经在工作台上测量了 VDD 和 OUT、VSS 和 OUT 之间的阻抗、并且该阻抗在兆欧范围内。 因此、任何泄漏都应很小。 对于 隔离式电源设计、请向您的客户指出静态电流规格。
此致、
Audrey
