Other Parts Discussed in Thread: LM5176
您好、先生、
我的客户希望设计 LM5176
您是否会查看高低侧 VDS 波形以查看任何短路风险?
感谢您的帮助!
CH1:高侧 Vgs
通道2:输入电压
CH4:低侧 Vgs
这是波形和 MOS 规格
BR、
SHH
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好 SHH、
如果波形是真实的、则 LDRV 导通期间可能会发生击穿事件。 LM51765的波形还清楚地显示出大约35ns 的死区时间、但电路可能会由于 PCB 上的寄生电感而引起一些栅极振铃。 这会导致 数学布线跳升、主要超过高侧 FET 的栅极阈值电压。
但是、我担心波形可能会受到探测的影响、并且不现实。 在您当前的图片中、恐怕您只获得了 VG、而不是低侧 FET 的 Vgs。 请注意、低侧 FET 的源极有感应电阻器、您需要排除其影响。
请通过将 C1和 C3探针的接地导线扭转在一起来重新测试、并使用两个其他探针 通过扭转两个接地导线来测试低侧栅极和源极、并像对高侧 FET Vgs 那样进行数学计算。
谢谢、
应用工程学 Yohao Xi
您好、Youhao、
感谢您的反馈。
请查看以下波形并提供您的意见吗?
I=Imax




如果图像在 E2E 上压缩、请在此处再次上传原始图像。
e2e.ti.com/.../6131.Waveform.zip
BR、
SHH
您好、Youhao、
请参阅此处的 scheamtic 和文件。
打击器测量电感器 PL1上的电流(15uH)。
https://txn.box.com/s/l8o9fo7sjlohhovjxgf8fxwhlk706jq5
以下是压力故障项目、您是否会查看并提供您的意见? 感谢您的帮助!


BR、
SHH
您好 SHH、
我查看了受密码保护的文件。 有许多项目显示失败、但有些项目无法解释。 例如、当 VCC 最大为7.636V 时、如何获得 PGOOD = 8.72V? 根据原理图、PGOOD 是由 VCC 通过100k 电阻器拉取的开漏引脚。 这似乎是一个测试方法问题。
关于浪涌、测试是否是针对重复输入电源应用进行的? 恐怕回收速度太快、无法让 SS 电容器(100N)在下一次上电之前完全放电。 您可以与客户核实一下吗?
驱动程序 显然已损坏。 我从原理图中看不到很多线索。 这可能与布局问题相关、因为布局不当可能会导致 SW 负脉冲过大、从而导致启动电容器过充、或由于 PCB 杂散电感和启动电容器的谐振而导致启动电容器上出现振铃。
我建议客户查看以下讨论4开关降压/升压电路布局优化的博客系列。
谢谢、
Youhao
您好 SHH、
新年快乐! 很抱歉由于假期而耽误你的时间。 该规范是指通过 PGND 引脚供电的 SW 引脚。 从图中可以看到、探头接地引线不在 PGND 引脚上、它还通过绿色导线形成天线。 建议 在 PGND 引脚上焊接黑色导线、并扭转黑色和绿色导线以最大限度地减少探针的错误测量。 我会首先使用1G 带宽来查看该规格是否满足: -5V、持续20ns。 您可以使用较小的时间标度来查看 SW 负脉冲的更多详细信息。
谢谢、
Youhao