在结束本专题讨论时，我想为其他人说明我们在这一问题上发现和得出的结论。 请注意、以下是我们的调查结果、虽然此事已与 TI 进行了深入讨论、但不能视为 TI 对此主题的全面看法、只应视为我们在 E2E 论坛中分享的具体经验。
BQ27220上的 SCL 和 SDA 输入是"正常"CMOS 输入、 这意味着、如果逻辑电平超出指定的"0"或"1"电平、则输入电路中的 PMOS 和 NMOS 将开始导通、从而电流消耗将超出正常电平、因此、如果器件处于睡眠模式、则建议的2.2uF VDD 电容器已耗尽、低于安全级别、BQ27220将丢失其存储器。
最好的解决方案显然是确保 SCL 和 SDA 不会在过多的时间内保持未定义的电平。 我们讨论的时间与 BQ27220使用的刷新率有关、刷新率大约每15ms 发生一次。 我们的研究结果表明、如果 VDD 具有高质量2.2uF 电容器、则在最坏情况下(可能更多)保持超出定义的逻辑电平不超过1.5ms 是安全的。 在许多情况下、较长的时间是可以的、因为电流消耗仅在特定的甜蜜点或较小的频带中才是真正糟糕的、但尚未对此进行详细调查。
在我们的案例中、该解决方案是不可能的、因为 SDA/SCL 上不需要的逻辑电平发生在加电/断电期间、从其充电器插入/移除器件。 也就是说、没有运行 MCU 或类似器件来驱动 I2C 总线、并且由于成本原因、总线上不可能有额外的特殊电路。 在某些情况下、使用上拉电阻器可能能够解决问题、但在我们的情况下不能解决问题。
问题有两种解决方案、一种是在软件中禁用深度睡眠模式、在某些情况下可能可以接受、但应注意不要对结构中使用的电池进行深度放电、 如果监测计消耗的电流超出预期、那么这当然会更快、因此电池以快于正常的速度达到其保护电路的截止电压。
另一种解决方案是使用更大的 VDD 电容。 这是我们选择的解决方案。 标称 VDD 电压为1.85V、LDO 容差为3%。 已表明内部电路设计为容差高达10%的运行、这意味着只要 VDD 保持在1.85V-3%-10%=1.615V (峰峰值纹波为235mV)以上、BQ27220就应该正常。 我们的测量结果表明、它会在240mV p-p 纹波附近崩溃/丢失存储器、这表明假设至少大致正确、因为温度范围内的测量值没有表明这些数字有任何显著变化。
我们决定将最大10%(即185mV p-p 纹波)作为设计标准。 我们的测量和计算结果表明、这意味着 VDD 上的容量不应低于~7.1uF。
但是、由于电容器不完美、存在源自施加的电压(！)、温度、老化(！)的容差 和生产容差、我们发现 Murata 公司的 X5R、0402、10V、22uF+/-20%可以满足这一要求(GRM158R61A226ME15#)、但裕度在低侧、其他制造商的几个二次源电容器不够好。 因此、建议使用0603或0805封装来提供更多选择、更不用说电容器的质量在更大的外壳中也会提高、并且还可以选择更大的标称容量。
感谢支持此次调查和疑难解答的每个人！
Jens Christian
