[参考译文] TPS92641：占空比限制

您好！

感谢您确认以上内容。  

由于 TPS92641是同步开关、那么我认为 IC 需要生成高于 Vin 的电压以高效切换顶部 FET 是否正确？我认为这是通过自举电容器实现的吗？  

如果是这样、我能否检查极端占空比不会限制器件生成此电压的能力-我已经了解到、这是某些器件不支持100或接近100%占空比的原因之一、但在本例中、 确保230nS 的最短导通时间是否足以确保器件正常运行？ 再说一次、我的例子是 Vin=11.5V -> Vout=10.6V。  

非常感谢

您好 PJs、

您对高侧 FET 驱动器的理解是正确的。

是的、自举电容器充电至目标电压需要足够低侧 FET 导通时间。 TPS9264x 内部稳压器输出电流能力高、足以在(1-(11.5-10.6)/11.5)/fsw 期间为该电容器充满电。

Robin

尊敬的 Robin：  

非常感谢您确认这一点-我能否检查您用于计算的 FSW 范围？ 为了确保自举电容器充电、我应该以多慢的速度运行？  

最后、我注意到数据表中的占空比计算包括效率、这使得关断时间远低于230nS 的最短关断时间、除非我的运行速度极慢。 我估计效率约为90%、这似乎并不不合理。 使用哪种占空比计算是正确的？ 数据表提供了以下内容：

使用上述公式、在11.5V->10.6V @效率=90% Iout=250mA、Fsw=100kHz 的情况下、我的计算结果表明最小导通时间为负-我认为这是上述计算结果、使占空比大于1.0。 在这种情况下、我不知道如何检查最短关断时间是否被违反、这也是建议我必须以低于100kHz 的频率运行、这对于这个应用来说是不现实的。

非常感谢

您好 PJs、

TPS92640具有其评估板、我认为您可以应用评估板进行测试。

Robin

尊敬的 Robin：  

感谢您、我拥有评估板、我已经运行了一些测试、但这还不足以确保这不会随硅批次/环境条件的变化而变化？ 我只能在一个器件上进行测试、因此我需要 TI 提供该器件的规格、否则、我们大概无法保证这种情况能够正常工作？

非常感谢

您好 PJs、

实际的基准测试结果如何？

Robin

尊敬的 Robin：  

感谢你的答复。

是的、这绝对是有用的信息、谢谢您、但这仅提供了一个数据点。 我如何知道这种情况会因芯片而异-我可能最终在评估板上找到了芯片的特殊最佳案例、并发现在大规模生产时会有差异？ 例如、您在许多数据表中列出的占空比可能会在器件/环境和其他条件下变化10%。 我如何知道这里的范围是多少？

非常感谢

您好 PJs、

明白。 但我无法保证。

因此、我建议您选择具有足够最大占空比的降压驱动器、例如 TPS92200。

Robin