This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1019357/ucc27538-period-when-voltage-of-vdd-0-3v-or-more-is-generated-at-outx-pin
您好！
我之前在下面的主题中询问过有关 UCC27538的问题。 在这方面，我想问你一个问题。 (问题) OUTx 引脚的测量波形如下所示。 这是一个生成 VDD + 0.3V 或更高电压的周期、但当查看以下波形(水平轴50ns/div、垂直轴20V/div)时、它大约发生10ns。 即使施加如此短的电压、IC 也会失败吗？
此致、
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1017882/ucc27538-about-the-withstand-voltage-of-outx-pin?tisearch=e2e-sitesearch&keymatch=ucc27538#
Kajii -圣
很高兴再次听到您的声音！
----
要确认、是否使用"注嘴和料筒"方法测量此值？ (减少测量的电流环路对于此类信号至关重要)
由于持续时间很短、因此器件应该可以。 10 至20ns 的尖峰时间不应导致大电流流经驱动器内部输出级 MOSFET 的体二极管。 由于电压尖峰时间很短、因此不应在驱动器内耗散过多的能量；否则可能会发生损坏。
如果振铃是一个问题、则可以使用更大的栅极电阻来抑制它。 同样、较大的栅极电阻器会以增加栅极上的上升和下降时间为代价。
希望这能解答您的问题！ 如果是、请按绿色按钮；否则、请随时跟进！
谢谢、
Aaron Grgurich
