• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 136 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BQ78350-R2-DEVICE-FW：R2附录预放电误差

admin
Guru**** 2606725 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1136814/bq78350-r2-device-fw-r2-addendum-pre-discharge-error

器件型号：BQ78350-R2-DEVICE-FW

我正在实施 BQ78350-R2附录中的预放电电路。

图1代表第3页上的电路、其中 N 沟道驱动 FET 的栅极上拉至 VCC、而不是接地。

此配置是否会在引脚未驱动的情况下使 FET 保持导通、或者我是否理解此电路错误。

我需要对我的实施作出一些澄清。

  • 0
    TI__Guru**** 2606725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嘿 Alex、  

    当 GPIO_B 被驱动为低电平时、它会禁用 NFET、因此没有电流通过 Rpullup 或 Rdivide、因此 PFET 栅极上的电压上升到 PFET 源电压、因此其 Vgs=0、从而关闭 PFET。  GPIO_B 引脚为开漏引脚、因此可以驱动 HIZ 或低电平。  它需要外部 Rpullup1来使能 NFET。  当器件进入关断模式时、VCC 轨被禁用、因此 GPIO_B 上的电压将为低电平、从而保持 NFET 关闭。

    谢谢、
    Caleb