This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC27211A:当 LI 引脚一直处于高电平时会出现什么情况?

Guru**** 2382630 points
Other Parts Discussed in Thread: UCC27211A, UCC27211
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1136155/ucc27211a-what-s-the-behavior-when-li-pin-is-permanently-high

器件型号:UCC27211A
主题中讨论的其他器件: UCC27211

大家好、团队成员

我们的客户在其 BBU 项目中使用 UCC27211A、我们的器件在正常情况下工作正常。  

但是当他们尝试将 Li 引脚永久拉至高电平时,他们发现 LO 引脚将 变为低电平。

我们 的器件是否具有任何保护功能、以确保 LO 引脚不会永久 拉高?

您能提供一些建议吗?

谢谢。

毛利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、GW、

    当 LI 为高电平时、UCC27211中没有任何特定的保护特性应该将 LO 限制为高电平。 您能否确认 IC 上的引脚信号、包括 LI、LO 和 VDD、以确认 VDD 是否稳定、以及在提及的行为期间是否高于 UVLO? 如果您可以附加范围图、以帮助确定问题。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好、Richard

    请检查波形、谢谢。

    e2e.ti.com/.../UCC27211A-issue.pptx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、GW、

    感谢您的波形和信息。 我正在联系以调查此问题。 我确实看到、输入在 VDD 不高于 UVLO 且稳定的同时上升。 是否有办法在 LI 上升延迟的情况下进行测试、直到 VDD 高于 UVLO 且稳定?

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好、Richard

    请检查波形。

    如您所见、 当我们首先应用 VDD 时、波形返回正确。 请参阅下图以获取参考

    因此、问题似乎与 电源序列有关。

    客户更愿意向我们提出以下问题:

    1、如果我们同时应用 VDD 和 Li、那么我们的 LO 输出为何不能跟随 Li?

    2、当问题发生时、LO 输出可以恢复正常、而 PWM 输入到 Li。 为什么? 上升/下降沿似乎可以使 LO 恢复正常?

    客户在 BBU 项目中用于服务器系统、因此 可靠性非常重要。  

    他们担心我们的器件上存在任何其他风险。 所以他们需要 有关这个问题的机制。

    谢谢。

    毛利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、GW、

    感谢您确认在 LI 之前首先施加 VDD 时的运行情况。 此时、我不确定 LI 和 VDD 同时上升的行为的确切原因。 现在我要等到下周才上班,下周回到办公室时,我必须进行调查。 我怀疑这与 UVLO 延迟 未就绪以及对驱动器电平转换器电路的影响有关。 但这确实需要得到确认。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好、Richard

    您对此案例有什么新发现吗? 客户正在等待我们的反馈。

    感谢你的帮助。

    毛利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、GW、

    我没有机会确定确切的根本原因。 由于存在 UVLO 延迟、我建议在应用 PWM 信号之前先应用 VDD。 该序列是否可为客户接受、因为 UVLO 延迟为几 us、因此建议您预测 LO 行为时序。

    此致、