This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1137543/lm5122-regarding-vss
大家好、
我的客户正在评估 LM5122、他们希望了解 SS 引脚电压(VSS)的详细信息。
空载时、VSS 约为3.8v、但当负载为10A/相时、VSS 约为1.2V。
这是否属于此设计的正常行为？ 如果是、您能否告诉我 VSS 将如何变化？
客户认为 VSS 在启动后达到3.8V 电压。
此致
Tatsu
您好 Tatsu、
感谢您使用 E2E 论坛、 关于您的问题、您能否提供波形和其他信息？ 我可以尝试重新创建它、并在明天返回给您。
在您的情况下、这是否是正常行为将取决于对 Vout 或 SW 节点的任何影响。
我会尽快返回给您。
BR、
Haroon
你(们)好、Haroon
折叠是客户的状况。
您在哪里需要什么波形？
・Vin 25V~44V
・μ V 输出电压 48V
・μ V Iout 10.53A/相 (主器件、从器件交错)
μ・模式 FPWM (MODE 引脚连接 至 VCC)
・Ω 电阻 连接至 AGND (关闭断续模式)
・Css 0.1uF
μ・问题是输出电压中的十进位 (例如、47.4V→46.4V)。 从空载更改为10A 负载时。
・当 VSS 降至1.2V 左右时、存在 Vout 降至(46.4V)低于目标电压(47.4V)的问题。
当 VSS 低于误差放大器的基准电压时 1.2V、VSS (<1.2V)成为放大器的+基准电压。 客户认为 这可能会导致输出电压降低。
感谢您的回复、我会尽快回复您、并提供一些答案。
感谢您的耐心等待、对于您的问题、添加负载后 VSS 不应下降、通常情况下、SS 下降是由于器件 OVP 或过流操作中存在一些错误。 现在您提到了 Vout 下降1V、如果不是通过设计或在设计期间设置的 Vout 范围内、这可能是环路稳定性问题、这也是您的 VSS 下降的原因。
感谢你的答复。
我的理解是、当出现 OVP 或过流时、VSS 将减小。 是这样吗？
如果正确、客户电路板中的 VSS 正在下降这一事实是否意味着系统检测 OVP 或过流？
并且、该问题(Vout 正在减小)是否由 VSS 减小产生？ 或其他课程？
