[参考译文] BQ24715：负载下的高(不可接受)辐射 EMI 发射

您好！

  最好共享布局。 对于 EMI、布局将是最关键的因素、也是 EMI 测试设置

我知道。 因此、我要求提供一种提供机密信息的方法、以便我可以向您提供该信息。

关于测试设置：器件在合格实验室中进行测试时不符合 EMC 法规。 我们能够使用 DUT 下方的简单 E 场探针和频谱分析仪重现有问题的频谱、这正是屏幕截图的来源。

我裁剪了工程图、因此我想我可以在这里展示它们。 第一幅图像仅显示外层、第二幅图像包括内层接地层。 它是一个 ML4板。

e2e.ti.com/.../bq24715-Circuit.pdf

您好！

 我已通过 E2E 向您发送了朋友申请。 我还需要组件标识符的原理图。

我已经提供了原理图-只需单击我上一封邮件中的链接 PDF 即可...

您好、Tilmann、

  当您接受 E2E 友谊请求时、您可以在此处发送设计文件吗？ 在两个文档之间进行切换非常麻烦、并且无法选择跟踪或覆铜。  如果我的措辞使您感到困惑、这是一种机密共享。抱歉。 我需要原理图(您已链接)以及设计文件。

您好 Kedar、我刚刚向您发送了 CAD 设计文件。

同时、我们验证了使用接地良好的铜箔覆盖 PCB 两侧(仅在 bq24715区域)可显著降低辐射。 当然、这不是一个用于串联生产的合理解决方案-它只是电路这个部分作为信号源的另一个证据...

您好 Kedar、

我希望您获得了这些文件(并且能够处理它们)。 您对我们何时可以获得有关设计的反馈有什么看法吗？ 此问题实际上阻碍了 EMC 和安全一致性测试的进一步工作...

您好 Kedar、

请原谅我问- EO-which - d？

您好、Tilmann、

  造成 EMI 的布局的关键因素是高频开关环路的布局、其中包括 HSFET、LSFET 和 LSFET 源极到 GND 的电容器。 HSFET、LSFET 和您的输入电容器(C28、C30和 C34)的放置位置很好、但接地布线存在问题。 第一个内层应该是均匀的接地铜、并且连接到接地引脚的顶层应该有足够的覆铜、多个过孔向下连接到第一个内部 PGND 铜层。 仅通过一个过孔即可将电流 GND 连接到 LSFET 源极并不理想。 它看起来也不像正在使用2个接地层。 理想情况下、将内部 L1用作所有电源/高频开关组件接地基准的 PGND 铜。 PGND 干净铜层还可屏蔽耦合到其他布线的高频噪声。 然后、内部 L2可用作所有模拟组件的接地参考的 AGND。

SW 频率也会起作用、填充 LSFET 上的缓冲电路将有助于平滑 HSFET 导通时发生的高频率。 (用户指南原理图中的 R10、C12)

您好 Kedar、感谢您的回答。

不过、如果仔细观察、您会发现实际上 LSFET 源已经连接到顶层的实心 PGND 覆铜、而顶层的实心 PGND 覆铜通过九个过孔连接到第一个内层的实心 PGND 覆铜。 我们甚至注意保持过孔之间的最小距离、以便其电感保持在较低水平、内层的热性能不会重叠。 您认为只有一个 GND 过孔的原因是什么？

请参见此处、强调了 PGND：

我看不到我们如何真正改善电容器和 LSFET 的 PGND 连接...

在我们遇到这些问题后、我还注意到、我们可能已经使用了两层接地、至少在电路板的这一部分。 但是、至少对于已经生产的电路板、我们无法再对其进行任何更改。 考虑到芯片的当前可用性情况、我们不能只是将它们丢弃、然后用修改的布局生成新的芯片...

不过、我们可能会在 LSFET 处尝试缓冲器-您对尺寸有什么建议吗？ EVM 手册不包含任何信息、只是这些器件未组装...

您好、Tilmann、

  PGND 引脚(连接在 C26的 GND)只通过一个不理想的通路连接。 IC QFN 焊盘下方的过孔更适合散热、但该散热焊盘通过 IC 的基板连接到 IC 上的 GND 引脚、如果接地回路仅通过基板、则该连接不适合 EMI。 在 PGND 引脚附近向下到 GND 覆铜层的更多过孔也会降低过孔电感。 关于缓冲器、它可能是特定于布局的、因此您希望根据 HSFET 导通时 SW 上升沿的纹波频率减半进行微调。 您可以查看此应用手册 ：https://www.ti.com/lit/an/slua851a/slua851a.pdf?ts=1633534616579&ref_url=https%253A%252F%252Fwww.google.com%252F

由于这是一个控制器、我们无法像针对集成 IC 那样针对开关功率级中的寄生效应进行设计。 与集成 IC 相比、充电控制器受布局的影响要大得多。 缓冲器的良好起点是2欧姆电阻器和330pF 电容器。 将电阻器调整为0805。

您好 Kedar、

我明白了。 (第一个提到 LSFET PGND 连接的答案导致我的方向错误...)

我们将尝试在控制器的引脚14上实现更稳定的 PGND 连接、并查看缓冲器是否具有明显的效果。

但是、您可能同意我刚才遵循了数据表、该数据表将引脚14描述为：IC 接地。 在 PCB 布局上、连接到模拟接地平面、并且仅通过 IC 下方的电源板连接到电源接地平面。

因此、明确提到只有 EP 用作 PGND 连接、引脚14用于"模拟"接地、这与承载开关 FET 栅极电流完全不同。 这里的数据表有误吗？

同样、电源焊盘描述为 PGND 连接作为其主要用途、并且散热功能仅在最后一句中的"同样"之后提到。

如果这一细节真的很重要、那么应立即更正 IMHO 数据表。

经过几次测试后、我将返回这里...

附录：另请注意、在数据表中、引脚14标记为 GND -而非 PGND。

您好 Kedar、

我刚刚向您发送了两个经过修改的电路和布局版本、请进行评论。

我们看到、即使 EVM 与数据表及其自己的手册中的布局建议相冲突、因此很显然、可以在此处对文档进行优化-尤其是在 AGND 和 PGND 分离方面...

此外、不太清楚 REGN 上的电容器是否应与 AGND 或 PGND 相连。 这就是提供的两种布局不同的地方。

在 EVM 中、它直接连接在 AGND 和 PGND 之间的结点、但在我们的情况下、这是不可能的、因为我们只能出于机械原因使用顶部组装、因此电路的其他部分无法像 EVM 中那样移至底层...

首选这两种变体中的哪一种？ 现在还需要考虑什么？

(JFTR：我们未能通过对现有电路板进行任何补丁/修改来显著减少排放... 添加缓冲器和改善 IC 的 GND 连接都不会产生实际的帮助。)

谢谢您、Tilemann

您好、Tilmann、

  对于缓冲电路、电流布局使缓冲器远离 LSFET。 由于这是一个控制器、为了获得最大效果、您需要将缓冲器放置在 LSFET 两端尽可能靠近的位置。 这还将帮助您减小 PH 节点的面积。 pH 覆铜应较短且较宽、但目前 PH 节点覆铜非常大、可能充当天线并影响 EMI。

一个建议是在端子上添加2个用于放置电容器的开孔焊盘。 在稍后的 EMI 测试中、可以组合使用0.1uF。 将这些引脚放置在靠近您插入输入源的端子的位置、也会减轻长输入走线用作天线的影响。R2_0具有更好的 GND 返回过孔、这很好。

您好 Kedar、感谢您的回答。

对于缓冲器：我们完全从 EVM 获取了放置位置... 相位覆铜的大小与到达所连接部件的焊盘所需的大小相同、并且不大于 EVM 中的电流。 我们只能通过再次移除栅极电阻器来减小其面积、因此我们可以将电感器移至更靠近 FET 的位置。

没有"R2_0"、我们只有"R2"和"R2-A"-您指的是哪一个？

数据表和 EVM 手册中有关 GND 引脚的文档(显然误导甚至可能错误)会怎么样？

谢谢您、Tilemann

您好、Tilmann、

  R2。 不确定我键入 R2-0的原因。 从 EVM 上进行放置不一定会帮助您进行 EMI 测试。 这是一个较旧的 IC/板、因此应更新文档以匹配我们较新 IC 的文档。 您可以查看该器件 ：https://www.ti.com/lit/ds/symlink/bq25611d.pdf?ts=1635258884982&ref_url=https%253A%252F%252Fwww.google.com%252F 、了解 BQ25611D 器件。 布局指南与我向您推荐的 GND 引脚连接以及如何将模拟 GND 连接到 PGND 的布局指南相匹配。 我们将更新 BQ24715文档中的布局指南、以便在将来与我们较新的 IC 相匹配。

关于复制 EVM、这可能对 EMI 测试没有太大帮助。 EVM 是用于测试 IC 性能的评估模块。 EMI 是一个整体系统参数、因客户电路板而异。 此 EVM 板未通过任何官方 EMI 认证。 我的建议基于个人设计电路板以通过 EMI、并咨询其他电路板以通过 EMI。

滚动上述更改将为您提供通过 EMI 的最佳机会。

如果您有任何其他问题、请告诉我。

您好 Kedar、

感谢您的澄清。 由于我们没有更多的时间浪费、我们昨天终于开始了新的 PCB 生产、因此您的答案有点晚了... 幸运的是、我们选择了 R2型号。

EVM 应该是 TI 认为设计"正确"的实现方式-因此、无论它是旧的还是尚未经过 EMC 合规性测试、它都至少应该提供一些数字、并且不包含实际错误 IMHO。 至少、它应该符合自己的文本和数据表中的设计规则。

为了供您参考、我们还在与我们自己的电路板相同的负载和参数下使用 EVM 进行了一些测量。 辐射发射比我们的电路板小得多、因此至少 EVM 在这个问题上还不错...

在构建新样片后、我们将了解其 EMI 行为是如何的。 我将在这里报告。 当然、我们需要几天时间才能拿到电路板。

此致、Tilmann

您好 Kedar、

请允许我询问有关此器件 RESP 的另一个问题。 电路-即使它与 EMI 无关...

在数据表的应用电路中以及 EVM 电路中、自举电容器和 bq24715的 BTST 引脚(电路中的 R34)之间有一个15R 电阻器。 该电阻器的确切用途是什么？ 通常情况下、我希望 HS 驱动器电源应在自举电容器尽可能接近且 ESR 最小的情况下进行缓冲-为什么在这里添加如此大的额外 ESR？ (在数据表第4页的引脚说明中、也没有提到任何电阻器。)

最后、也与 EMI 无关：在某些原型上、HS FET 突然出现故障。 我们无法猜测任何合理的原因、我们的所有测量结果都非常好。 如果您有什么想法、我们正在聆听...

此致、Tilmann

您好、TILmann、

  在 BTST 之间添加一个电阻器有助于减缓 HSFET 的关断 、并有助于在 HSFET 导通时缓解 SW 节点过冲。  理论上、它也应该帮助您获得 EMI 结果。  

您能否详细说明失败？ 您是否观察到 HSFET 损坏或意外的 SW 节点波形？

您好 Kedar、

那么、我本来希望栅极上有一个串联电阻器、而不是电源上的电阻器... 因此、我的问题是。

关于故障：我们仍在努力收集有关情况的更详细的信息、我们不知道故障发生时发生了什么。 这些器件之前经过了正常测试、并且在一段时间内表现良好-但后来我们又从客户那里获得了一些 HS FET 死区(DS 短路)的反馈。 至少两个单元还存在交流 FET 缺陷(严重的 GS 泄漏)、这可能是因为之前的 HS FET 短路。 就我们能够在各种(包括重负载)负载条件下以及在插电和插电期间进行测量而言、所有波形都非常精细且具有最小的过冲、热感图像也不会显示任何奇怪且真正可接受的温度(满载时开关 FET 最大为50°C)。

此致、Tilmann

您好、Tilmann、

  我们预计转换器电源和相位节点(HSFET)之间不会发生任何短路。  LSFET 上有一个 CSA、可检测峰值电感器电流、如果 HSFET 超过阈值( 在 EC 表中定义为 ILIM_HI)、则会关断该阈值。  

栅极电阻器的效率较差、因为它会减慢 HSFET 的导通和关断速度。 只有降低导通速度才能帮助降低 EMI。 降低关断速度只会达到效率。

您好 Kedar、

因此、我们构建了新的-R2原型、让它们通过 EMC 合规性测试-并获得了积极的结果、在更严格的 A 类限制方面有相当大的裕度。

很明显、这些布局变化大大减少了辐射发射(将 bq24715 GND 引脚与其 EP 和接地层尽可能好地连接、并且现在使用四层中的三层作为接地层)。 我们没有使用栅极电阻器、我们还让缓冲器器件未组装。

感谢您的支持、致以最诚挚的问候- Tilmann

您好 Kedar、

如果 HSFET 因 D-S 短路而失效、bq24715可能会尽量将其关闭-不必要的连接将会持续存在。

我们的问题是寻找可能的原因*为什么* HSFET 可能已经死亡。 同时、我们的客户发现、这种故障现在在器件正常运行期间"突然"发生、没有任何外部影响(无插件或插件、无异常负载条件)。

此致、Tilmann

您好、TILmann、

  很高兴听到正面的 EMI 结果。 关于 HSFET 短路、如果 HSFET 上发生短路、则没有任何方法可以防止电流直接从输入端转储到电池。 当 HSFET 没有损坏时、保护电路将能够关闭 HSFET 栅极驱动器、以便 HSFET 的固有体二极管防止电流从输入端流向电池。  

我很困惑、为什么在正常工作条件下会突然发生短路。 什么是  

1. 故障率
2. 故障测试条件
3. 您能否获取 PH、HIDRV 和 LODRV 的波形？
   1. 我想研究一下是否可能由于 HSFET/LSFET 的死区时间重叠而发生击穿
4. 使用的开关 FET 的器件型号。

您好 Kedar、

感谢您的支持。 我将于明天提供详细的测量结果(现在是深夜)。

也许我们应该为这个不同的主题开始新的主题？ 是否有机会将与该其他问题相关的内容移至新主题？ 抱歉、我这样移动了它...

您好、Tilmann、

  我将用 Resolved 关闭此主题。 请创建一个包含器件型号和 HSFET 短接详细摘要的新线程。 我不再支持此系列充电器、因此我的一位同事将能够提供帮助。