This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1034224/tps53355-schematic-review-support
大家好、
我的客户正在设计 TPS53355 (连接的 PU2)以输出1.1V、并为我们的三个 PCIe Gen 4重定时器供电。
第4代重定时器需要此电源轨 的容差应为+/- 2%，您能帮您回顾一下当前的设计是否对您有利？
稍后我将提供板级配置文件、请帮助审核该文件、以确保 +- 2% 容差要求可以通过。 谢谢！
Kai
您好 Kai、
有关原理图的一些注释：
VDD 旁路电容器(PC15)的额定电压为16V。 这可能会在 PVIN=12V 时大幅降低额定值。 我建议使用额定电容为25V 的电容、并考虑使用4.7uF 的电容。
2. VREG 电容的额定电压为6.3V，也可能会降低电压。 对于 PC16、我建议使用电容至少为1uF 的10V 电容器。
引脚5应保持 DNC。 请保持引脚悬空
4.对于850kHz 标称开关频率，请将 PR22更改为124k 欧姆电阻。
关于瞬态/纹波性能、该设计似乎具有足够的电容/开关频率/电感、以保持+/-2%规格。
此致、
Alec Biesterfeld
您好、Alec、
感谢您的支持！
我直接向您发送了一封邮件、因为我发现我没有将此问题设置为内部主题... 您能否帮助将此问题转变为内部问题或为我删除此主题？ 因为我在线路上附加了客户原理图
由于我们需要您的板载文件支持、我向您发送了一封邮件~请检查您是否收到了该邮件、谢谢！！
我收到了电子邮件、可能会提供支持。 我认为我没有必要的权限将其更改为内部线程。 我将很快跟进您的电子邮件。
谢谢、
好的、谢谢！
没问题！ 然后、我将关闭该线程。
