This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS543C20:电源压降问题

Guru**** 1135610 points
Other Parts Discussed in Thread: TPS543C20
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1158144/tps543c20-power-droop-issue

器件型号:TPS543C20

尊敬的 TI 团队:

我们在电路板中使用采用双相配置的 TPS543C20堆叠稳压器。  我们已连接数字负载以验证 PDN 特性。

目前、在电路板上、我们禁用了从 IC、目前仅使用了1个 IC。 输出电压配置为0.8V、当我们运行高电流测试时、会观察到超过100mV 的压降。

请查找随附的图像以供参考。

这种高压降的原因可能是什么。

请提供您对同一内容的意见。

e2e.ti.com/.../TI-Regulator.pdf

谢谢、此致、

Vyshnav Krishnan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vyshnav

    请允许我们花几天时间与您联系。

    最棒的
    Britton

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vyshnav、

    请尝试 将 RSP SENSE 引脚连接到 VDD_CORE_REG_0V8处的 VOUT 节点。

    很难从所连接的波形中找出原因。 通道1 VOUT 吗? 如果是、它是哪个节点(VDD_CORE_REG_0V8或 VDD_MLSOC_0V8)?

    您提到过这是由高电流引起的。 您能否共享器件正常运行的波形? 在压降之前、它可以达到的最大电流是多少?

    这些都将帮助我们调试该问题。

    此致、

    Britton