This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/974560/lm5060-gate-keep-low-after-emc-testing
你(们)好
当我们执行 EMC 测试时、 LM5060"栅极"引脚被触发为"低电平"。
但是、当我们闭合 EMC 噪声时、 VIN/OVP/UVP/EN 为正确的电压、但"栅极"不会恢复为"高电平"
这是一种异常情况、您是否有任何建议？
我们已经在 LM5060引脚上添加了旁路电容器。 但似乎没有工作。
您好、Chen、
您能否分享原理图以查看。？
此致、Rakesh
它看起来 LM5060无法承受噪声，并且 LM5060无法再恢复。(栅极变为低电平)
你有什么建议
原理图看起来正常。
测试期间的源和电源配置文件是什么？ 您能否在测试期间捕获 UV、OV、GATE、计时器波形？
我们尚未在 LM5060上进行类似的测试、因此很想了解。 您是否需要遵守特定的 IEC 标准？
我手头没有波形。
但我喜欢"计时器"变得很低。
我认为故障检测是触发的
感应电阻为100k。
是否有任何方法可以取消感应功能？
如何使传感器不敏感？
您可以增大感应电阻器以增大电流限制阈值。
请在测试期间捕获 UV、OV、GATE、计时器波形、并让我们了解问题。
我更新了测试结果
当测试失败 时、我喜欢"计时器"变为高~μ s
您能告诉我，计时器引脚的正确波形是什么？
一旦器件发生过流事件、计时器开始从0V 充电并保持高电平。
