请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV803E 您好！
您可以在数据表说明中确认 VDD 范围吗？
P1显示
•确保了 VDD = 0.7V 至6V 时的复位/复位
P6显示 
哪些信息适用于 VDD 范围？ 我想 P1信息不正确。
此致、
Nagata。
您好、Nagata-San、
当 VDD 高于 VPOR 时、/RESET | RESET 引脚正常工作。 对于 TLV803E、VPOR 为0.7V (最大值)。
我希望我已经回答了你的问题。 如果您有任何其他问题、请随时告诉我。
本
Ben、
非常感谢您的评论。
BTW、数据表时序图没有在上电后将 RESET 引脚设置为高电平的条件。 时间是 TD 时间吗？
此致、
Nagata。
您好、Nagata-San、
加电期间、还有一个(tSTRT)时间未显示在波形中。 tSTRT 时间是 IC "唤醒"的时间。 因此 、加电期间/RESET 引脚变为高电平的总时间为 tSTRT + TD。 根据 VDD 和温度等不同条件、tSTRT 应小于300uS。 请参阅下面的内容。
本
