[参考译文] TPS53316：TPS53316低 O/P 电压

Mark、您好！

施加 Vin 时是否连接了负载？

您可以发送 PCB 的照片吗？

将 FB 连接到 Vout 应将输出电压强制为0.6V。  我很好奇这种连接是如何在您的 PCB 上发生的。

对于较新、较小、较简单的器件、我们提供了 TPS62869。  我们将有一个类似的器件、在没有 I2C 的情况下支持更高的输出电压。

加电时、几乎没有1mA 至2mA 的负载。

该电源用于为基板上的逻辑供电、因此通过 FET 进行开关、FET 通过处理器模块和进行控制

启动例程完成后、此操作将打开 FET、以便为基板的其余部分供电。

我错过了原理图上的连接错误。

感谢您的确认。   

如果您有一个全新的 PCB、在该 PCB 上、您在施加电源之前固定了与 FB 引脚的连接、最好进行检查。

您能否在加电时发送 Vin、Vout、SW 和 PGD 的波形？

您好 Chris

我明天进入办公室时会做的事情。

您认为不存在的负载可能导致此问题吗？

不、它应该在没有负载的情况下正常工作。

感谢您检查波形。

如果您还可以发送 PCB 布局和/或 PCB 和设置的照片、这可能有助于调试。

布局。

Q7、R35、R36和 R41从处理器模块驱动 FET Q11。 未安装 Q6。

这存在 FB 问题、即连接到 VOUT 的引脚10。

您好 Chris

波形。

输入电压

输出电压

软件

PgD

感谢您发送 Mark。  这是奇数。

您能否共享另一层的布局、在该布局中、过孔连接回 IC 的位置？

您的布局使用了大量过孔、其中应该有一条低电感路径。  例如、Cin (C69)应直接路由到 IC 的引脚、而不使用通孔。  您可以尝试使用导线/焊料进行此连接、并查看行为是否发生变化。   

环路补偿也可能存在问题。  例如、您可以将 C70替换为0.1uF、以强制系统稳定。

在将 FB 引脚固定至 Vout 连接后、其他 PCB 是否会显示此问题？

您好 Chris

C69直接连接到平面

下面是其他层。

L2 GND 平面

L3电源平面

L4底层、无连接。

我还没有机会修改另一个板。 我明天会尝试。

感谢您的发送。

是的、C69直接连接到内部平面。  它应该在那里连接(以便从系统连接到 Vin 和 GND 网)和 IC 引脚、而无需额外的过孔距离(通过 PCB 上下)。

期待您从修改后的电路板中获得的结果。

Mark、您好！

您是否有机会运行更多测试？

您好 Chris。

将 C70更改为0.1uF 使电源稳定。

接下来、我将在 C69和 IC 引脚之间添加铜箔、以降低电感、看看这是否会产生影响。

我希望在本周结束时这样做。 我会告诉您。

很棒！  通过"可"、它是否以正确的输出电压启动？

更改 C70值表示需要改善外部补偿网络。  我建议使用0.1uF C70测量波特图、并根据结果更新补偿。

感谢您分享您的解决方案 Mark！