This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ISO5852S:栅极驱动器问题。

Guru**** 2391415 points
Other Parts Discussed in Thread: ISO5852S

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/984413/iso5852s-gate-driver-problem

器件型号:ISO5852S

我是 Seoultech 大学的 Jaehon Kim Ph.D studeont。

我将 ISO5852S 用于三相转换器。 但是、当栅极信号应该打开时、它突然关闭、然后打开。

请提供建议。

*条件

-拓扑:三相转换器

-接通电压:15V

-关断电压:-5V

- DESAT 故障功能:请勿使用(DESAT 引脚已连接至 GND)

- Situration

:所有开关的负荷都是0.5,每个腿都有120度相移。

当开关 S6导通时、S1的栅极信号会降至负电压并重新导通。

请告诉我如何解决这个问题。

谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jaehhoon、  

    您是否看到 FLT/ RDY 此时被触发。 VDD 是否下降并导致 UVLO? 您能否与我在关断时提到的信号共享详细的原理图?

    请注意、实际的 Scpoe 捕获、而不是示波器屏幕的照片更易于阅读。  

    最好

    Dimitri

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢你的答复。

    我已附上您请求的波形。

    我没有使用 DESAT 功能、因此 DESAT 引脚连接到 GND2。

    请提供建议。

    如果您因为照片模糊而无法很好地看到它、请提供您的电子邮件地址。
    我 将通过电子邮件将其发送给您

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jaehhoon、

    非常感谢您分享这些详细信息。 这很有帮助。

    FLT 未跳闸。  如果是、则将切断 VGS 的输出并进入 STO、您需要 RST 才能使其再次启动。 (认为 VGS 在示波器捕获的中间位置似乎有误关断。

    在我看来、这似乎有很多干扰耦合到初级侧/FLT、因为 FLT 上的突降对应于 RDY 上的突降。 FLT 不应如此嘈杂。

    DESAT 引脚相对于 GND2上下移动了很多、接近2V、它是否确实与 GND2绑定? 我认为我们需要做的是找到干扰源、这对于 FLT2非常重要。

    我有以下问题:

    1) 1)您能否分享原理图的其余部分、包括 IGBT?

    2) 2)您能否共享驱动程序的布局?

    2) 2)能否检查 FLT 引脚上的焊接情况并确认 DESAT 引脚的连接?

    3) 3)这会影响您拥有的所有驱动器板、还是仅影响一个驱动器板?

    4) 4)您驱动的负载是什么? 初级侧是否存在任何可能的干扰源?

    之后、我有一些调试步骤、我认为我们应该首先执行:

    1) 1)在 FLT 至 GND1以及 RDY 至 GND1之间放置100pF 电容->这是解决方法吗?

    2) 2)断开比较器 U3与 FLT 的连接、并重新调整上拉电阻。 这解决了吗?

    3) 3)如果您有已知正常的驱动器板、请在已知正常的板和该具有 FLT 问题的板之间交换 ISO5852S。 这解决了吗?

    4) 4)如果您没有已知可正常工作的驱动器板/只有一个板、请使用新的 ISO5852S 交换板上的 IC。 问题是否仍然存在?

    最好

    Dimitri

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    电路为3
    FLT 未跳闸。 如果是、则将切断 VGS 的输出并进入 STO、您需要 RST 才能使其再次启动。 (认为 VGS 在示波器捕获的中间位置似乎有误关断。
    -->是的,我同意。 如果 FLT 被跳闸、那么我需要 RST 来重新启动。

    在我看来、这似乎有很多干扰耦合到初级侧/FLT、因为 FLT 上的突降对应于 RDY 上的突降。 FLT 不应如此嘈杂。
    -->我知道 FLT 和 RDY 是输出信号。 我认为 DESAT、VCC1和 VCC2电压不是故障状态。 即使如此、如果 FLT 获得噪声、那么可以切断 VGS 吗?

    DESAT 引脚相对于 GND2上下移动了很多、接近2V、它是否确实与 GND2绑定? 我认为我们需要做的是找到干扰源、这对于 FLT2非常重要。
    ->是的、DESAT 引脚连接到 GND2。 所有电路的示意图。

    我有以下问题:

    1) 1)您能否分享原理图的其余部分、包括 IGBT?
    --> 我的文件。

    e2e.ti.com/.../60kw_5F00_dcdc_5F00_converter_5F00_src_5F00_sec_5F00_ver.pdf

    2) 2)您能否共享驱动程序的布局?
    -->我的文件。

    e2e.ti.com/.../PHENIXON_5F00_60KW_5F00_DCDC_5F00_CONVERTER_5F00_SRC_5F00_SEC_5F00_GATE_5F00_200701_2D00_FINAL.pcb

    2) 2)能否检查 FLT 引脚上的焊接情况并确认 DESAT 引脚的连接?
    -->是的。 我已确认连接。

    3) 3)这会影响您拥有的所有驱动器板、还是仅影响一个驱动器板?
    -->所有驱动器板(所有 FET)都有此问题。

    4) 4)您驱动的负载是什么? 初级侧是否存在任何可能的干扰源?
    -->我连接的真实转换器电路。 Vin=750Vdc、Vo=1340Vdc、Po=0W
    如果我使用直流电源(由 REGATRON 公司制造)作为转换器的输入源、则栅极关闭不会出现问题。 此条件下的波形已附加。 但是、当我们开发的逆变器用作输入源时、就会出现此问题。 因此、我认为噪声是由转换器的输入源产生的。

    之后、我有一些调试步骤、我认为我们应该首先执行:

    1) 1)在 FLT 至 GND1以及 RDY 至 GND1之间放置100pF 电容->这是解决方法吗?

    2) 2)断开比较器 U3与 FLT 的连接、并重新调整上拉电阻。 这解决了吗?

    3) 3)如果您有已知正常的驱动器板、请在已知正常的板和该具有 FLT 问题的板之间交换 ISO5852S。 这解决了吗?

    4) 4)如果您没有已知可正常工作的驱动器板/只有一个板、请使用新的 ISO5852S 交换板上的 IC。 问题是否仍然存在?

    我将执行此调试步骤、我将共享重置。

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jaehhoon、

    感谢您的详细信息。

    [引用 userid="449407" URL"~/support/power-management/f/power-management-forum/984413/iso5852s-gate-driver-problem/3640221 #3640221]4)您正在驱动的负载是什么? 初级侧是否存在任何可能的干扰源?
    -->我连接的真实转换器电路。 Vin=750Vdc、Vo=1340Vdc、Po=0W
    如果我使用直流电源(由 REGATRON 公司制造)作为转换器的输入源、则栅极关闭不会出现问题。 此条件下的波形已附加。 但是、当我们开发的逆变器用作输入源时、就会出现此问题。 因此、我认为噪声是由转换器的输入源产生的。[/quot]

    是的、这是一种将该噪声耦合 到初级侧的真正可能性、添加滤波器电容将有所帮助。 请告诉我建议的调试步骤的更新以及您正在执行的任何进一步调试步骤。 逆变器和磁性元件的大 di/dt 可能会导致问题。 另外一个步骤是、您可以尝试使用一块大金属阻止逆变器电源的干扰、以阻止 EMI、但听起来我们已经知道这已经是问题的原因。

    其次、无法使用 PCAD、Tango 或 Mentor 导入您的 PCB 设计。 如果您可以发送光绘文件、将会有所帮助。

    最好

    Dimitri

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我附加了光绘数据文件。 请检查布局。
    您能回答我的问题吗?

    在我看来、这似乎有很多干扰耦合到初级侧/FLT、因为 FLT 上的突降对应于 RDY 上的突降。 FLT 不应如此嘈杂。
    -->我知道 FLT 和 RDY 是输出信号。 我认为 DESAT、VCC1和 VCC2电压不是故障状态。 即使如此、如果 FLT 获得噪声、那么可以切断 VGS 吗?

    e2e.ti.com/.../PHENIXON_5F00_60KW_5F00_DCDC_5F00_CONVERTER_5F00_SRC_5F00_SEC_5F00_GATE_5F00_200701_2D0070AC84BC_.zip

    谢谢你。

    金哲勋

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jaehhoon、

    [引用 userid="449407" URL"~/support/power-management/f/power-management-forum/984413/iso5852s-gate-driver-problem/3641178 #3641178">因为我知道 FLT 和 RDY 是输出信号。 我认为 DESAT、VCC1和 VCC2电压不是故障状态。 即使如此、如果 FLT 受到噪声、则可以削减 VGS?[/引述]

    这在某种程度上是正确的。

    根据您的示波器快照、DESAT、VCC1/2电压不处于故障状态。

    我想、在我们看到 VGS 下降的地方、噪声耦合到 IN+足够强的程度、以至于它下降到 IN+的 VIL 阈值以下、关闭驱动器、然后再恢复到高于 VIL、然后 VGS 再次变为高电平。

    这就是我也要求您检查 IN+的原因。 我们应该看到 IN+是否会有足够的噪声下降到低于 VIL、这对于系统来说是非常糟糕的。 无论次级侧是否会产生故障、在输入端产生如此大的噪声都会带来问题、就像我刚才提到的那样。 如果您有任何更新、请告诉我。

    我现在正在安装焊盘、以查看您的光绘文件/布局。 Altium 似乎不喜欢这些文件。

    最好

    Dimitri