请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：UCC2897A 您好！
作为一项新设计、我想向 UCC2897A 的 SYNC 引脚提供来自数字 IC 的外部时钟信号。
我想问您以下问题：
(问题1)
当 VDD 低于 UVLO 时、是否可以向 SYNC 引脚施加外部时钟信号？
(问题2)
如果由于某些异常而将外部时钟的输出固定为 H、器件会发生什么情况？
(问题3)
如果外部时钟的输出因某些异常而固定为 L、器件会发生什么情况？
它在自由运行频率下工作吗？
此致、
