This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1012178/tps7a49-uvlo
大家好、
请告诉我 TPS7A49的 UVLO 规格。
方框图中介绍了 UVLO、但规格未知。
此致、
Kobayashi-San、
大多数 LDO 具有 UVLO、但我们通常不提供 UVLO 的规格。 对于 TPS7A49、最小 Vin 为3V、UVLO 应低于3V。
此致、 Jason
您好 Jason、
我不同意你的回答。 大多数 LDO 都指定了 UVLO。 请与 IC 设计人员核实一下吗？
从 E2E 上的其他文章之一可以看到、UVLO 大约为2.5V。 应用中的 UVLO 值有什么问题？
e2e.ti.com/.../tps7a49-latch-up-condition_output-go-to-zero-instead-of-5-vdc
有必要进行欠压验证、但由于答案不明确、我们将考虑更改它。
在欠压测试中、您可以 启动缓慢斜坡并捕获 UVLO_RISING 和 UVLO_FALLING。 我同意您的意见、有些数据表中确实有最小值和最大值、但对于 TPS7A49、没有 UVLO 的生产测试、因此我们只能粗略了解使用 EVM 的值、 但它很可能会看到单位间的变化、也可能会在温度期间发生变化。 希望这对您有所帮助。
