主题中讨论的其他器件：BQSTUDIO、
您好！
我们在该 IC 上的预放电功能遇到了一些问题。
我们希望在主机控制的操作中使用电压测量条件完成预放电、停止增量为2.55V。
但是、我们会观察到预放电序列提前结束(仅250ms 后、剩余的增量为25V)。 IC 在满足 STOP Δ 电压条件之前接通 DSG FET、从而导致大浪涌。
当我们启动预放电序列时、我们在示波器和监控0x7F FET 状态寄存器上看到以下内容。
- 启动条件：BAT 为50V、PACK 为0V。
- 我们发送 0x0097 FET_CONTINENT( 0x0C )。
- PDSG (和 CHG) FET 打开。 (T = 0)
- 预放电电流流动(~2A 时 us)并为容性负载充电。 我们会看到良好的充电曲线。
- 250ms 后、PACK/LD 电压已充电 至大约25V (BAT 的50%)
- 此时(t = 250ms)、DSG FET 导通。
- 由于 容性负载尚未充满电、因此当 DSG FET 导通时、我们会获得较大的浪涌电流(受工作台电源的限制)。
- PACK/LD 电压快速上升至 BAT 电压(受工作台电源限制)。
- PDSG FET 关断、CHG 和 DSG FET 导通。
我们已针对 "0 =无超时"设置并验证了设置：FET：预放电超时= 0x00。 当满足电压条件时、将退出预放电模式"
我们已针对 2.55V 停止增量设置并验证了设置：FET：预放电停止增量= 0xFF。
设置：制造：制造状态 Init[FET_EN]= 1 =启用正常 FET 控制。 FET 测试模式被禁用。 器件将忽略 FET 测试子命令。
设置：FET：FET 选项 设置为0x3D 用于：
FET_INIT_OFF = 1 =默认主机 FET 控制状态强制 FET 关闭
PDSG_EN = 1 = PDSG FET 在 DSG 之前导通
FET_CTRL_EN = 1 = FET 由器件控制
HOST_FET_EN = 1 =允许使用主机 FET 控制命令
SLEEPCHG = 0 = CHG FET 在睡眠模式下关闭
SFET = 1 =串联 FET 模式：启用体二极管保护
已验证 PACK 和 LD 引脚上的电压测量是否正确。
我们发送 0x0097 FET_CONTINENT( 0x0C )用于：
PCHG_OFF = 1 = PCHG FET 驱动器被强制关闭
CHG_OFF = 1 = CHG FET 驱动器被强制关闭
PDSG_OFF = 0 =如果满足其他条件、则允许打开 PDSG FET
DSG_OFF = 0 = 如果满足其他条件、则允许 DSG FET 导通
如果我们忽略一些以这种方式使用 IC 所需的寄存器设置、肯定会非常感谢您的帮助。
我们还尝试了基于时间的条件、 设置：FET：预放电超时 = 0xFF 、 设置：FET：预放电停止增量 = 0x00。 但我们观察到完全相同的结果。
TRM 注释："器件每250ms 检查一次电压差。"
这似乎与我们观察到的250ms 时序有关。 不过、我已经验证了电压差(在 PACK 和 LD 引脚上)当时仍然是25V、远不及2.55V 截止值。 此外、即使在使用基于超时的预放电时、250ms 计时也会持续。
谢谢、
Robert
