This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1005971/lm25145-slow-edges-down-to-100ns
我能否在栅极中使用电阻器将 LM25145边沿减慢至100ns？
将边沿减慢至100ns 是否会产生击穿？
自适应死区时间是否适用于100ns 慢边沿？
自适应死区时间是否会达到大约14ns 的上限？
您好、Clint、
您是否在高侧 FET 上添加了栅极电阻器？ 将 SW 电压上升/下降时间减至100ns 会真正影响效率-这是否用于降低 EMI？
此致、
Tim
您好、Tim、
是的、我们将添加一个栅极电阻器。 升压电源中还有一个电阻器。
效率 是一个问题、但我们会更关心 FET 冷却的热问题。
3. 它是为了减少10MHz 时已经被本地化为特定直流/直流转换器的超声波图像伪影。 我估计边沿需要介于40ns 和100ns 之间、以减少10MHz 频率下的谐波。
谢谢、
克林特
谢谢、Clint。
满载时、很难将下降沿减慢至100ns。 输入滤波是否足以缓解问题？ 此外、您还可以使用屏蔽式电感器来最大限度地减少辐射发射。
有关 PCB 功率级布局、请查看此应用手册 ：https://www.ti.com/lit/an/snva803/snva803.pdf
--
器件将支持的最慢边沿是多少？
转换器离敏感接收器太近。 输入滤波可能不起作用(但它被滤除)。 如果我更改布局、我会将其从接收器上移开。
您可以根据需要将其减慢(栅极驱动器是自适应的、并在 SW 电压变为低电平以打开低侧 FET 时进行测量)。 但是、效率将显著降低、这意味着功率损耗和 FET 温度升高较高。 如果输出电流较低、这可能不是什么大问题。
