[参考译文] LM5117：在213MHz 下 EMC 性能下降16.67dB

Daniel、您好！

如前所述、SW 覆铜和过孔应最小化、而高 dv/dt 布线(SW、LO、HO)应在内部布线。 有关功率级布局的最佳实践、请参阅应用手册 snva803、尤其是在输入电容放置方面、其中 GND 返回路由在 FET 下方、以最大限度地减小电源环路寄生电感。

我在这里建议移除外部 VCC 连接并从内部7.5V VCC 运行。 意味着更低的栅极驱动振幅、这将从本质上降低 SW 电压和栅极驱动器上的 dv/dt。 还应检查电感器的正确端子是否连接到 SW (通常绕组内部是虚线端、这通过连接到 VOUT 的外部匝数进行有效屏蔽)。

此致、

Tim

Tim、您好！

我尝试遵循该文档中的图2。 关于布线、我在文档中没有提到过这一点。 在第三个示例中、它们在顶部路由 LO 和 SW。 我只有4个平面、我应该在 VCC 平面中运行它们吗？

我没有使用外部 VCC 连接。 这些部件是 DNP。 我把它们留在那里、以防我需要这么做。 对于电感器、没有内部绕组、只是一个堆叠向上。  https://datasheet.ciiva.com/22680/1681984-22680336.pdf?src-supplier=Element14

此致、

Daniel

Daniel、您好！

这是一个非常大的非屏蔽电感器、辐射面积较大。 对于10uH/~10A、可以找到更紧凑/屏蔽的设计。 至少要确保下绕组匝与 SW 相连。 请查看 LM5145数据表以了解 PCB 布局指南、因为与 LM5117文档相比、该数据表具有更相关的详细信息。

顺便说一下、这里的 VCC 平面是什么？ 通常情况下、GND 是一个更好的选择、因为它靠近底层(面向 EMI 表)。 一种选择是使用大电解电容(例如用于阻尼的输入电容等)覆盖辐射铜或过孔。

此致、

Tim

您好、Timothy、

如何判断电感器是否被屏蔽。 数据表的标题为"屏蔽功率电感器- SER2900"、我需要查找什么。 选择电感器的原因之一是热问题、尺寸会从低侧 FET 吸收热量、而当我使用较小的 FET 时、低侧 FET 会变得非常热。 我检查了、下绕组连接到 SW。  

对于 LM5145文档、是的、这就是我的设计遵循的内容。 组件的放置位置与我可以看到的示例一样近，特别是在电源部分。 我无法将组件放置在焊接侧。 我可以做的一件事是将控制器移至更靠近开关的位置、而不是太靠近开关。 栅极驱动器的过孔也存在微小误差。 它们是16mil 而不是20mil、但我有两个。

对于层叠、请参阅层叠图像。 根据数据表的建议、接地层位于组件侧下方。  

很抱歉、我不跟踪覆盖辐射的铜或铜过孔。 我不是这样吗？

此致、

Daniel

Daniel：

目的是使用电解电容器覆盖辐射表面以提供屏蔽-我们在 LM25149-Q1 EVM 中使用此技术。 即使是通过辐射通孔的陶瓷电容器也会带来一些好处。 但是、这里的主要影响可能是电感器。 屏蔽式电感器的绕组周围是磁芯材料-例如、请参阅 Coilcraft XAL1010-103模制电感器。 这一数值要小得多、应在辐射信号方面提供显著优势。

-Tim

我意外点击了"解决"。 我将尝试您上面提到的内容。 EMI 监听器探针在电感器区域中最高。 我使用了更高的 Cboot 电阻器(5.6R)、但降低了它、因为它没有产生影响、而高 FET 的运行温度非常高。

我将测试传导发射。

我使用的 MOSFET 为：

高侧 CSD18543Q3AT

低侧 CSD18533Q5A

Daniel

您好、Timothy、

我的董事会目前计划进行传导发射测试、以查看问题是否由该问题引起。 该实验室通过向输出电源线添加超大铁氧体(尽可能短且扭曲)、能够将发射降低到通过水平。 这并不是一个真正可行的解决方案。

电感器的变化似乎没有效果。

我还决定重新旋转电路板可能是有问题的。 我使用了 snva803的图3中建议的布局。 不过、我对接地平面和填充有一些问题。

我的电路板顶部包含所有组件(我无法放置在电路板的焊接侧)。 因此、堆栈是：

1)元件(带接地填充)

2) 2) GND

3) Vcc

4)焊接侧(带接地填充)

现在我的问题是、我应该移除电感器附近底层和顶层的接地填充吗？ 由于过孔和接地填充/平面会形成环路、我担心磁场会引入高电流。

此外、如果 Vout 的去耦电容器靠近线圈或电解电容器。

感谢你的帮助。

您好、Tim、

建议在 FET 的栅极上添加铁氧体。 我在文献中找不到这方面的一个例子，希望你能提出意见。

谢谢、

Daniel

谢谢 Tim、这也是我的论点。 我需要第三方确认。

谢谢、

Daniel