This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1004795/lm5060-q1-en--gate-time-delay
你(们)好
当 EN=HIGH 时、栅极引脚有信号输出、这一次是什么？时间延迟是多少？
当 EN =低电平时、栅极引脚没有信号输出、这次是什么？
谢谢！
Neal、您好！
感谢您与我们联系并关注 LM5060。 我们正在研究此查询、并将在今天结束前返回给您。
从 EN 到 GATE 的路径延迟大约为5us (典型值)。 但是、请注意、外部 MOSFET 的开通或关断时间取决于 MOSFET 栅极电容。
让我们了解您的系统用例详细信息以及此参数为何重要。
此致、Rakesh
